Bislang wird zum Betreiben eines Halbleiterspeichers mit dop- pelter Datenübertragungsrate beim Lesen bzw. Schreiben von Daten der jeweilige Zugriff auf einen Einfachübertragungs- raten-Zugriff zurückgeführt (auf diesem Gebiet der Technik wird der Begriff"einer einfachen Datenübertragungsrate"auch als"Single Data Rate bzw. SDR"bezeichnet, während eine dop- pelte Datenübertragungsrate auch mit"Double Data Rate bzw.

DDR"bezeichnet wird). Das heißt, dass beispielsweise beim Lesen ein interner Zugriff mit doppelter Datenbreite bei ein- facher Frequenz erfolgt. Die erste Hälfte des internen Datums wird daraufhin mit der steigenden Flanke eines Takts ausgege- ben, während die zweite Hälfte des internen Datums mit der fallenden Flanke des Takts ausgegeben wird. Beim Schreiben wird in umgekehrter Abfolge vorgegangen. Eingangsseitig wird das Datum von der steigenden und fallenden Flanke des Takt- signals aufgesammelt, intern zu einem Datum mit doppelter Breite zusammengefasst und anschließend intern mit doppelter Breite in die Speicherbank (das Array) geschrieben.

Dieses herkömmliche Verfahren zum Betreiben eines Halbleiter- speichers mit doppelter Übertragungsrate hat den Nachteil einer inhomogenen Stromaufnahme während eines Lese-bzw.

Schreibzugriffs. Außerdem ist problematisch, dass die Spei- cherbank die doppelte Anzahl von Daten liefern muss.

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren der eingangs genannten Art zu schaffen, das bei homogener Stromaufnahme ohne zusätzliche Belastung der Spei- cherbänke eine doppelte Datenübertragungsrate bereitstellt.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1.

Eine vorteilhafte Schaltung zur Ausführung des erfindungs- gemäßen Verfahrens ist im Anspruch 3 angegeben. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Demnach ist erfindungsgemäß vorgesehen, dass bei dem in Rede stehenden Verfahren der Datenlese-und-schreibzugriff auf zwei Speicherbänke aufgeteilt wird, von denen eine erste Speicherbank mit einem Takt betrieben wird, der um 0,5 Takte gegenüber dem Betriebstakt der anderen, zweiten Speicherbank verschoben ist, und dass Datenteilströme am Ausgang der zwei Speicherbänke in einen Datenstrom mit doppelter Frequenz zu- sammengeführt werden.

Mit anderen Worten arbeitet das erfindungsgemäße Verfahren mit der halben Datenbreite bei doppelter Frequenz, während das Verfahren gemäß dem Stand der Technik mit doppelter Datenbreite bei einfacher Frequenz arbeitet.

Das erfindungsgemäße Verfahren gewährleistet aufgrund der Zugriffsaufteilung auf zwei Bänke eine homogenere Strom- verteilung während eines Lese-oder Schreibzugriffs. Ein wei- terer Vorteil der Erfindung besteht darin, dass im Gegensatz zum Stand der Technik nicht eine einzige Speicherbank die doppelte Anzahl von Daten liefern muss. Schließlich ist am erfindungsgemäßen Verfahren vorteilhaft, dass die gleiche Speicherbank-Architektur wie bei SDR bzw. einfacher Daten- übertragungsrate verwendbar ist.

Gemäß einer vorteilhaften Weiterbildung der Erfindung ist vorgesehen, dass der Takt der zweiten Speicherbank beim Lese- zugriff von der steigenden Flanke und beim Schreibzugriff von der fallenden Flanke eines externen Taktsignals abgeleitet wird, während der Takt der ersten Speicherbank beim Lese- zugriff von der fallenden Flanke und beim Schreibzugriff von

der steigenden Flanke des externen Taktsignals abgeleitet wird.

Eine vorteilhafte Schaltung zur Durchführung des erfindungs- gemäßen Verfahrens umfasst eine Taktsteuereinheit, die aus einem externen Taktsignal den Betriebstakt für die erste Speicherbank und den Betriebstakt für die zweite Speicherbank erzeugt, und einen ersten Multiplexer zum Zusammenführen der beiden Datenteilströme von den beiden Speicherbänke.

Eine vorteilhafte Weiterbildung der Schaltung umfasst einen zweiten Multiplexer für den Schreibzugriff, der von den Ein- gangsdaten beaufschlagt ist und Synchronisationssignale für die beiden Speicherbänke erzeugt, wobei beide Multiplexer von den Taktsignalen der beiden Speicherbänke getaktet sind.

Nachfolgend wird die Erfindung anhand der Zeichnung beispiel- haft näher erläutert ; die einzige Figur der Zeichnung zeigt ein Blockschaltbild einer bevorzugten Ausführungsform einer Schaltung zur Durchführung des erfindungsgemäßen Verfahrens.

In der Figur sind zwei Speicherbänke eines Halbleiter- speichers dargestellt und mit den Bezugsziffern 10 und 11 bezeichnet. Erfindungsgemäß erfolgt der Datenlese-und- schreibzugriff auf diese beiden Speicherbänke 10 und 11 auf- geteilt. Dabei wird die erste Speicherbank 10 mit einem Takt betrieben, der gegenüber dem Betriebstakt der anderen, der zweiten Speicherbank 11, um 0,5 Takte verschoben ist, und die Datenteilströme am Ausgang der zwei Speicherbänke 10,11 wer- den in einen Datenstrom mit doppelter Frequenz zusammen- geführt.

Zur Steuerung der beiden Speicherbänke 10,11 ist eine Taktsteuereinheit 12 vorgesehen, die mit einem externen Signal cmd und einem externen Takt clk beaufschlagt wird. Die Taktsteuereinheit 12 gewinnt aus diesen Eingangssignalen das

Taktsignal cmdl für die zweite Speicherbank 11 und das Takt- signal cmdl plus cmdl/2.

Zum Zusammenführen der Datenteilströme am Ausgang der Spei- cherbänke 10 und 11 dient ein erster Multiplexer 13. Ein zweiter Multiplexer 14 dient zum Aufteilen des Eingangsdaten- stroms in zwei Teilströme.

Der Multiplexer 13 wird mit den Datenteilströmen von den Speicherbänke 10 und 11 beaufschlagt. Außerdem liegt am ersten Multiplexer 13 das Taktsignal cmdl für die zweite Speicherbank und das Taktsignal cmdl + 1/2 cmdl für die erste Speicherbank 10 an.

Ein Eingang des zweiten Multiplexers 14 wird zum Schreib- zugriff von den Eingangsdaten beaufschlagt. Am zweiten Multi- plexer 14 liegen ebenfalls das Taktsignal cmdl für die zweite Speicherbank 11 sowie das Taktsignal cmdl + 1/2 cmdl für die erste Speicherbank 10 an. Am Ausgang des zweiten Multiplexers 14 stehen Synchronisationssignale bereit, die an die erste Speicherbank 10 und die zweite Speicherbank 11 angelegt sind.

Durch die vorstehend erläuterte Schaltung wird folgendes er- reicht : Bei einem Schreibzugriff, der aufgeteilt auf die bei- den Speicherbänke 10 und 11 erfolgt, arbeitet die erste Spei- cherbank auf die fallende Flanke, während die weite Speicher- bank auf die steigende Flanke des externen Taktsignals clk arbeitet. Gesteuert durch die Taktsteuereinheit 12 und den Multiplexer 14 werden beim Lesezugriff mit Hilfe der internen Taktsignale die am Ausgang der Datenspeicher 10 und 11 be- reitstehenden Datenteilströme durch den Multiplexer 13 zusam- mengeführt in einen Datenstrom mit halber ursprünglicher Datenbreite und doppelter Frequenz.

Die Erfindung ist vorstehend der Einfachheit halber für eine doppelte Datenübertragungsrate erläutert worden. Der Erfin- dungsgedanke ist jedoch nicht hierauf beschränkt. Vielmehr

ist das erfindungsgemäße Konzept auch anwendbar auf eine n- Datenübertragungsrate (n = 2,4,8 usw.) mit einer ent- sprechenden Aufteilung des Datenlese-und-schreibzugriffs auf eine Anzahl n von Speicherbänke.