本发明涉及一种非隔离 LED驱动系统及非隔离 LED驱动恒流控制电路。 背景技术

发光二极管（ LED )是电流控制的发光器件， 亮度和色温基本只和其正向电流 相关， 因此 LED需要极为精准的恒流驱动来保证其发光效果 。 现有技术中主流的 通用照明非隔离 LED驱动电路为非隔离的浮动升压 （ buck ) 架构。 图 1示出了现 有技术中的一种浮动 buck架构， 包括续流二极管 D, 其阴极接收输入电压 Vin并 连接 LED负载的阳极；电感 L,其一端连接续流二极管 D的阳极，另一端连接 LED 负载的阴极； MOS晶体管 M0, 其漏极连接续流二极管 D的阳极， 源极经由电流 采样电阻 Res接地， 栅极接收控制信号。

图 2示出了图 1所示的非隔离 LED驱动 dialup工作信号图， 该架构常见的恒 流控制方法为电流峰值控制配合固定关断时间 机制， 其恒流原理如下：

ma=(Vin-Vled)/L, mb=Vled/L;

其中， ma为 MOS晶体管 M0导通时电感电流 IL的上升斜率 （图 2中 mal、 ma2、 ma3分别对应不同的 IL斜率） ， mb为 MOS晶体管 M0关断时电感电流 IL 的下降斜率， Vin为输入电压的电压值， Vied为 LED负载两端的压降， L为电感 L 的电感量；

仍然参考图 2, 根据图 2中电感电流 IL的波形可以确定：

IL=Vref/Rcs-0.5*toff*mb=Vref/Rcs-0.5*toff*Vled/L;

其中， Vref为预设参考电压的电压值， Res为电流采样电阻 Res的电阻值， toff 为 MOS晶体管 M0的关断时间。 另外， 图 2中的 IL0为稳态时 MOS晶体管 M0 导通起始时的电感电流。

对于浮动 buck架构， 稳态时流过 LED负载的电流 Iled=IL , 即：

Iled=Vref/Rcs-0.5 *toff*Vled/L;

上述方法存在下面的缺点：

1. Iled和 Vied相关， 负载调整率差；

2. 由于采用峰值控制， 控制电路延时造成电流过冲， 过冲量斜率为 ma, 和 Vin,、 Vied以及 L都相关， 线性调整率受到较大影响， 需要添加补偿电路；

3. Iled和关键器件电感的电感量 L相关， 在生产时由于电感量 L的偏差造成 一致性较差。

公开号为 CN 101808444A的中国专利申请中对此技术进行了改� �， 但仍然是 固定关断时间模式， 其信号波形见图 3, 只是导通时间控制略有不同， 具体措施是 对开关 MOS晶体管开始导通到电感电流 IL到达 Vref/Rcs的时间进行计时并存储 为 tl , 开关 MOS晶体管继续导通， 当继续导通的时间 t2=tl时， 开关 MOS晶体管 关断。观察图 3中所示的电感电流 IL波形可知， LED负载的电流 Iled=IL= Vref/Rcs , 输出电流和输入输出电压以及电感值均无关系 ， 可以实现较好的恒流效果。但此种 方法的缺点是难以对 tl,t2的时间量进行精确控制， 导致恒流精度下降。 发明内容

本发明要解决的技术问题是提供一种非隔离 LED驱动系统及非隔离 LED驱 动恒流控制电路，使得输出电流对系统的输入 电压、输出电压以及电感量均不敏感， 有利于实现优异的负载调整率、批量一致性以 及线性调整率， 能够省去线性调整率 的补偿电路。

为解决上述技术问题， 本发明提供了一种非隔离 LED驱动恒流控制电路， 配 置为与非隔离 LED驱动电路耦合， 所述非隔离 LED驱动电路包括：

续流二极管， 其阴极接收输入电压并连接 LED负载的阳极；

电感， 其第一端连接所述续流二极管的阳极， 其第二端连接所述 LED负载的 阴极；

MOS晶体管， 其漏端连接所述续流二极管的阳极， 其源极经由电流采样电阻 接地， 其源极经由接地电阻接地；

所述非隔离 LED驱动恒流控制电路包括：

电压采样保持电路， 对所述电流采样电阻两端的电压进行采样， 并将其峰值 保持为峰值采样电压 Vcs— pk;

采样补偿电路， 对所述 MOS晶体管的栅极电压进行采样， 获得所述 MOS晶 体管的导通时间 ton、 所述 MOS晶体管的开关周期 Tsw、 所述续流二极管在所述 MOS晶体管关断时的导通时间 tdis,并根据如下公式计算产生输出信号： ( ton+tdis ) /Tsw; 乘法器， 将所述采样电压 Vcs— pk 与所述采样补偿电路产生的输出信号 ( ton+tdis ) /Tsw相乘；

运算放大器， 其正相输入端接收预设的参考电压， 其反相输入端与所述乘法 器的输出端相连， 其输出端输出比较信号， 在所述运算放大器的输出稳定时， Vcs— pk* ( ton+tdis ) /Tsw=Vref, 其中 Vref为所述预设的参考电压的电压值。

可选地， 所述采样补偿电路包括：

选通器， 其第一输入端接地， 第二输入端接收预设的负电压；

第一比较器， 其正相输入端接收所述栅极电压， 其反相输入端连接所述选通 器的输出端；

第一电容， 其第一端接地， 第二端连接对所述第一电容进行充电的第一充 电 通路以及对所述第一电容进行放电的第一放电 通路；

第二电容， 其第一端接地， 第二端连接对所述第二电容进行充电的第二充 电 通路以及对所述第二电容进行放电的第二放电 通路；

第二比较器， 其正相输入端连接所述第二电容的第二端， 其反相输入端连接 所述第一电容的第二端；

逻辑控制电路， 其输入端连接所述第一比较器和第二比较器的 输出端， 根据 所述第一比较器和第二比较器的输出端的比较 结果控制所述选通器、 第一充电通 路、 第一放电通路、 第二充电通路和第二放电通路， 并计算产生所述输出信号 ( ton+tdis ) /Tsw。

可选地， 所述第一充电通路包括： 第一开关和第一电流源， 串联在电源正极 和所述第一电容的第二端之间 , 所述第一开关的控制端由所述逻辑控制电路控 制； 所述第一放电通路包括： 与所述第一电容并联的第二开关， 其控制端由所述 逻辑控制电路控制；

所述第二充电通路包括： 第三开关和第二电流源， 串联在电源正极和所述第 二电容的第二端之间， 所述第三开关的控制端由所述逻辑控制电路控 制；

所述第二放电通路包括： 与所述第二电容并联的第四开关， 其控制端由所述 逻辑控制电路控制。

可选地， 所述第一电容和第二电容的电容值相等， 所述第一电流源和第二电 流源的输出电流相等。

可选地， 所述预设的负电压的电压值为 -0.1V。 可选地， 所述非隔离 LED驱动恒流控制电路还包括： 与所述运算放大器的输 出端相连的脉宽调制电路， 根据所述运算放大器输出的比较信号调节所述 MOS晶 体管的栅极电压的占空比。

本发明还提供了一种非隔离 LED 驱动系统， 包括以上任一项所述的非隔离 LED驱动恒流控制电路以及与其耦合的非隔离 LED驱动电路。

与现有技术相比， 本发明具有以下优点：

本发明实施例的非隔离 LED驱动恒流控制电路以及驱动系统中， 对 MOS晶 体管的栅极电压进行采样， 并通过 MOS晶体管的栅漏电容在栅极上感应漏极电压 的变化， 从而获得续流二极管在所述 MOS晶体管关断时的导通时间 tdis, 以使得 该非隔离 LED驱动恒流控制电路在反馈稳定时 Vcs— pk* ( ton+tdis ) /Tsw=Vref, 进 而保证了输出至 LED负载的电流与输入电压、 输出电压以及电感均无关。 附图说明

图 1是现有技术中的一种 LED驱动电路的电路图；

图 2是图 1所示电路的信号波形图；

图 3是现有技术中另一种 LED驱动电路的工作信号波形图；

图 4是本发明实施例的 LED驱动电路的电路图；

图 5是图 4所示电路的信号波形图；

图 6是本发明实施例的非隔离 LED驱动恒流控制电路的结构框图； 图 7是图 6中采样补偿电路的详细电路图；

图 8是图 7所示电路的信号波形图。 具体实施方式

下面结合具体实施例和附图对本发明作进一步 说明， 但不应以此限制本发 明的保护范围。

图 4示出了本实施例的非隔离 LED驱动系统中的非隔离 LED驱动电路的结 构框图， 其与现有技术中的浮动 buck架构类似， 包括： 续流二极管 D, 其阴极接 收输入电压 Vin并连接 LED负载的阳极； 电感 L, 其第一端连接续流二极管 D的 阳极， 其第二端连接 LED负载的阴极； MOS晶体管 M0, 其漏端连接续流二极管 D的阳极， 其源极经由电流采样电阻 Res接地， 其源极经由接地电阻 Rg接地。 本实施例的非隔离 LED驱动恒流控制电路使得浮动 buck架构工作在电感电 流断续模式（DCM, Discontinuous Conduction Mode ) , 其主要思路如下：

IL=0.5 *Ipk*(ton+tdis)/Tsw ,

其中 IL为流过电感 L的电感电流， Ipk为 MOS晶体管 M0导通时的电感峰值 电流， ton为 MOS晶体管 M0的导通时间， tdis为续流二极管 D的导通时间， Tsw 为 MOS晶体管 M0的一个完整的开关周期。

由于流过负载 LED的电流 Iled=IL , 因此可以得到：

Iled=0.5*Ipk*(ton+tdis)/Tsw。

继续推导， 电感峰值电流 Ipk=Vcs— pk/Rcs , 其中 Vcs— pk为电流采样电阻 Res 两端的峰值电压值， Res为电流采样电阻 Res的电阻值。 则进一步可以推得：

Iled=0.5*(Vcs— pk/Rcs)*(ton+tdis)/Tsw。

如果可以控制 Vcs— pk*(ton+tdis)/Tsw=Vref, 其中 Vref为预设的恒定参考电压 的电压值， 那么 Iled=0.5*Vref/Rcs.

从以上推导看， lied与输入电压 Vin、 输出电压 Vied (即负载 LED两端的电 压） 以及电感 L的电感量 L均无关。 需要解决的问题是 Vcs— pk、 ton, tdis和 Tsw 等各个物理量的采样。

Vcs— pk可对电流采样电阻 Res两端的电压进行峰值采样保持得到， ton、 Tsw 均容易从 MOS晶体管 M0的栅极波形得到。 那么所要解决的问题只剩下 tdis的采 样。 从上述的推导来看， 只要能准确地采样到 tdis, 那么就可以确保 lied与输入电 压 Vin、 输出电压 Vied以及电感量 L均无关， 即实现极佳的恒流效果。

结合图 4和图 5, 在浮动 buck架构中， MOS晶体管 M0关断时， 可观察到如 下现象：

( 1 ) 正常放电阶段： 电感 L对 MOS晶体管 M0的漏端电容 Cd (即漏极对 地的寄生电容）充电， 使得 MOS晶体管 M0的漏极电压 Vsw上升， 当 Vsw上升 至 Vin+Vdf后（其中 Vin为输入电压 Vin的电压值，例如可以是 AC桥式整流后的 电压， Vdf为续流二极管 D的正向压降， Vdf与 Vied相比较小， 因而后续分析中 忽略） , 续流二极管 D导通， 电感 L开始放电。 当电感电流 IL降为零后 , 正常放 电阶段结束， 这个时间段即为续流二极管的导通时间 tdis, 其终止点目前尚无直接 的方法检测得到， 因此 tdis无法直接获得。

( 2 ) LC谐振阶段： 电感电流 IL降为零后 Vsw=Vin, 电感 L的压差为负载 LED的压降 Vled。 于是漏端电容 Cd (图中未示出）对电感 L放电， IL绝对值增 加， 方向为负。 当 Vsw降至 Vin-Vled时 IL达到负方向的最大值， 此时电感 L的 压差为零。 接下来 IL 绝对值减小向零点移动， Vsw 继续降低， 当 Vsw 降低至 Vsw-2*Vled时 IL绝对值降为零， 此时电感 L的压差为 -Vled。 电感 L对漏端电容 Cd放电， Vsw上升， IL向正方向移动， 当 Vsw= Vin-Vled后电感 L的压降为零， IL到达正方向的最大值。 Vsw继续上升， IL开始下降， 当 Vsw上升至 Vin后， IL 降为零， 电感 L的压降为 Vied, 从而进入第二个 LC充放电周期， 紧接着是第三 个， 第四个…直到 MOS晶体管 M0重新导通。 这种 LC周期性的相互充放电称为 LC谐振， 其特点是周期不变但幅度呈指数衰减。

tdis的起始点基本可看成 MOS晶体管 M0关断的时刻， tdis的终止点为 LC谐 振的起点。 Vsw的波形包含 LC谐振的所有讯息， 包含 LC谐振的周期 Tic, 每一 个 0.25*n*Tlc时间点， n为自然数。 Vsw的谐振幅度为 Vin到 Vin-2*Vled, Vin在 AC220V时约为 308V, Vied可达数十伏， 远远超出常规的控制芯片能处理的电压 范围。 现有技术中常规的方法是采用辅助绕组将 Vsw的变化耦合为以大地 (gnd)为 参考的信号， 并通过电阻分压器衰减成低压信号。但这个方 法需要在系统上添加辅 助绕组线圈以及电阻分压器，且控制芯片需增 加一个检测管脚，这增加了系统成本。 另外由于外围器件的增加降低了系统的可靠性 ， 同时增加了系统设计的难度。

本实施例的技术方案并不需要增加额外的器件 以及额外的管脚，通过 MOS晶 体管 M0的栅漏电容 Cgd (栅极和漏极之间的寄生电容） 来感应 Vsw的变化， 感 应 电 流 Ig=Cgd*d(Vsw)/dt , 之 后 再 经 过 处 理 和 运 算 来 确 保 Vcs_pk*(ton+tdis)/Tsw=Vref, 其中 Cgd为栅漏电容 Cgd的电容值。

下面参考图 6至图 8对本实施例的非隔离 LED驱动恒流控制电路进行详细说 明。

首先参考图 4和图 6, 本实施例的非隔离 LED驱动恒流控制电路包括： 电压 采样保持电路 501 , 对电流采样电阻 Res两端的电压进行采样， 并将其峰值保持为 峰值采样电压 Vcs— pk; 采样补偿电路 503, 对 MOS晶体管 M0的栅极电压 Vg进 行采样， 获得 MOS晶体管 M0的导通时间 ton、 MOS晶体管 M0的开关周期 Tsw、 续流二极管 D在 MOS晶体管 M0关断时的导通时间 tdis, 并根据如下公式计算产 生输出信号： （ ton+tdis ) /Tsw; 乘法器 502, 将峰值采样电压 Vcs— pk与采样补偿 电路产生的输出信号（ ton+tdis ) /Tsw相乘，得到输出结果 lo— cal;运算放大器 504, 其正相输入端接收预设的参考电压 Vref, 其反相输入端与乘法器 502的输出端相 连， 其输出端输出比较信号 COMP, 在运算放大器 504 的输出稳定时， Vcs— pk* ( ton+tdis ) /Tsw=Vref, 其中 Vref为预设的参考电压 Vref的电压值。

电压采样保持电路 501 可以是现有技术中各种适当的采样保持电路， 乘法器 502 可以是现有技术中各种适当的乘法器电路， 这里对二者的结构不进行详细描 述。

运算放大器 504输出的比较信号 COMP可以输出至脉宽调制电路（图中未示 出）， 该脉宽调制电路根据比较信号 COMP的电压值来调节 MOS晶体管 M0的栅 极电压 Vg的占空比， 即本实施例的非隔离 LED驱动恒流控制电路对栅极电压 Vg 形成反馈回路， 在稳定时， 运算放大器 504 的两个输入端的电压值应当相等， 即 Vref=lo_cal=Vcs_pk* ( ton+tdis ) /Tsw。

图 7示出了图 6中采样补偿电路 503的详细电路， 包括： 选通器 401 , 其第一 输入端接地， 第二输入端接收预设的负电压（作为一个非限 制性的例子， 本实施例 中为 -0.1V ) ； 第一比较器 402, 其正相输入端接收 MOS晶体管 M0 (图 4 ) 的栅 极电压 Vg, 其反相输入端连接选通器 401的输出端； 第一电容 409, 其第一端（例 如下极板 )接地， 第二端（例如上极板 )连接对第一电容 409进行充电的第一充电 通路以及对第一电容 409进行放电的第一放电通路； 第二电容 411 , 其第一端（例 如下极板 )接地， 第二端（例如上极板 )连接对第二电容 411进行充电的第二充电 通路以及对第二电容 411进行放电的第二放电通路； 第二比较器 412, 其正相输入 端连接第二电容 411的第二端，其反相输入端连接第一电容 409的第二端； 逻辑控 制电路 403, 其输入端连接第一比较器 402和第二比较器 412的输出端， 根据第一 比较器 402和第二比较器 412的输出端的比较结果控制选通器 401第一充电通路、 第一放电通路、 第二充电通路和第二放电通路， 并计算产生输出信号 （ton+tdis ) 本实施例中， 第一充电通路具体包括： 第一开关 404和第一电流源 406, 串联 在电源正极和第一电容 409的第二端之间，第一开关 404的控制端由逻辑控制电路 403控制。 第一放电通路包括： 与第一电容 409并联的第二开关 408, 其控制端由 逻辑控制电路 403控制。 第二充电通路包括： 第三开关 405和第二电流源 407, 串 联在电源正极和第二电容 411的第二端之间，第三开关 405的控制端由逻辑控制电 路 403控制。 第二放电通路包括： 与第二电容 411并联的第四开关 410, 其控制端 由逻辑控制电路 403控制。 此外， 逻辑控制电路 403还控制选通器 401的控制端。 结合图 4、 图 7和图 8, 图 8中 vcl为第一电容 409的电压， vc2为第二电容 411的电压， cmp— out为第一比较器 402的输出信号， Vg为 MOS晶体管 M0的栅 极电压。 通过对 Vg的波形分析可得， tdis=t3-t2, 其中 t3为 MOS晶体管 M0关断 后续流二极管 D开始放电到第一个 LC谐振周期的一半（ 0.5*Tlc ) 结束时的时间， t2为第一个 0.5*Tlc的时间。 t2的起点不易采样获得， 但是 t2=tl , 都是 0.5*Tlc , 其中 tl是第二个 0.5*Tlc的时间 , tl更容易采样获得, 因此可以推得 tdis=t3-tl。 图 7所示的采样补偿电路正是基于上述推导来获� � tdis, 下面分两个阶段进行描述， 即 tl的采样阶段以及从 t3减去 tl的补偿阶段。

在采样阶段： MOS晶体管 M0关断后， 栅极电压 Vg送入第一比较器 402的 正相输入端。 MOS晶体管 M0关断后， 逻辑控制电路 403发出控制信号给选通器 401的控制端， 选择 -0.1V送入第一比较器 402的反相输入端， 第一比较器 402的 输出维持为高电平。 电感电流 IL降为零后开始 LC谐振， Vg往负电压变化。 当 Vg<0.1V后， 第一比较器 402的输出为低电平，接着逻辑控制电路 403发出控制信 号给选通器 401 , 选择 0V ( gnd ) 第一比较器 402的反相输入端。 半个 LC谐振结 束后， Vg从负电压往正电压变化过零， 第一比较器 402的输出变为高电平。 逻辑 控制电路 403发出控制信号使得第一开关 404导通，第二开关 408关断， 第一电流 源 406向第一电容 409充电。 直到第一个 LC谐振周期结束 Vg从正电压往负电压 变化过零， 第一比较器 402的输出变为低电平。逻辑控制电路 403发出控制信号关 断第一开关 404并维持第二开关 408的关断状态。 第一电容 409的充电过程停止， 且其两端的电压所对应的时间保持为 0.5*tlc。 这样 tl就以电压的形式存储在第一 电容 409中， 并送入第二比较器 412的反相输入端。采样完成后可选择适当的时 机 结束当前的一个开关周期， 如在第二个 LC谐振阶段 Vg从负电压往正电压变化过 零 (即 MOS晶体管 M0的漏端电压 Vsw到达第二个谷底)时刻重新让 MOS晶体管 M0导通以实现谷底导通， 降低导通时的损耗从而提高效率。

在补偿阶段： 在 MOS晶体管 M0下一个开关周期的导通阶段， 逻辑控制电路 403发出控制信号给选通器 401 , 选择 -0.1V送入第一比较器 402的反相输入端， 同时强制第一比较器 402的输出为低电平。 MOS晶体管 M0关断后强制第一比较 器 402的输出为低的信号失效， MOS晶体管 M0漏端电压 Vsw上升， 续流二极管 D导通， 由于此时栅极电压 Vg电压为零， 第一比较器 402的输出为高。 逻辑控制 电路 403收到该信号后发出控制信号导通第三开关 405, 关断第四开关 410, 第二 电流源 407给第二电容 411充电。第二电容 411的上极板接到第二比较器 412的正 相输入端， 维持充电直到第二电容 411的电压超过 0.5*Tlc采样阶段第一电容 409 上保持的电压（此电压对应于 0.5*tl ) 。 这部分时间记为 tcomp, 从 t3 ( t3的获得 方法例如是： 以 MOS晶体管 M0关断时刻为起点， 以栅极电压 Vg第一次从负电 压过零的时刻为终点） 中减去则实现了补偿。 补偿过程结束后逻辑控制电路 403 发出控制信号导通第二开关 408以及第四开关 410, 将两个电容的电压清零。

根据上面的描述， Tcomp*i2/c2=tl*il/cl , 得到 Tcomp=tl*(il/i2)*(c2/cl), 设 计 il=i2,cl=c2使得 Tcomp=tl, 由此实现了精确的 tdis补偿。 其中， il为第一电流 源 406的输出电流， i2为第二电流源 407的输出电流， cl是第一电容 409的电容 值， c2是第二电容 411的电容值。

后面的开关周期重复上面的动作来完成实时 tl的采样和补偿。 逻辑控制电路 403根据上述的信息， 采用简单的逻辑运算可得到 (ton+tdis)/Tsw, 将此信号送给图 6中的乘法器 502。

本实施例还提供了一种非隔离 LED驱动系统， 包括相互耦合的图 4中的 LED 驱动电路以及图 6中的非隔离 LED驱动恒流控制电路，其中非隔离 LED驱动恒流 控制电路输出的比较信号 COMP可以输出至脉宽调制电路（未示出） ， 该脉宽调 制电路根据比较信号 COMP的电压值来调节 MOS晶体管 M0的栅极电压 Vg的占 空比， 即图 6的非隔离 LED驱动恒流控制电路对栅极电压 Vg形成反馈回路， 在 稳定时，运算放大器 504的两个输入端的电压值应当相等，即 Vref=lo— cal=Vcs— pk* ( ton+tdis ) /Tsw, 使得整个驱动系统输出至负载 LED的电流对的输入电压、 输出 电压以及电感量均不敏感，有利于实现优异的 负载调整率、批量一致性以及线性调 整率， 能够省去线性调整率的补偿电路。

本发明虽然以较佳实施例公开如上， 但其并不是用来限定本发明， 任何本 领域技术人员在不脱离本发明的精神和范围内 ， 都可以做出可能的变动和修 改， 因此本发明的保护范围应当以本发明权利要求 所界定的范围为准。