Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
SATELLITE RADIO RECEIVER
Document Type and Number:
WIPO Patent Application WO/1990/005410
Kind Code:
A1
Abstract:
A satellite radio receiver obtains signals from a satellite receiving installation comprising one or more frequency converters which may, for example, undergo a frequency drift as a result of temperature variations which cannot be compensated by an AFC circuit which is located in the satellite radio receiver and which controls a carrier oscillator for carrier regeneration in a demodulator circuit. According to the invention, a local oscillator for a mixer is designed as a PLL local oscillator (44) which can be tuned in a large or a small increment. The AFC circuit (1) and a synchronizing signal evaluation circuit (40) are corrected to a control circuit (34) by means of which the PLL local oscillator (44) is tuned, outside the control range of the AFC circuit (1), with a large increment in the case of undetected synchronizing signals and with a small increment in the case of detected synchronizing signals until the control range of the AFC circuit (1) is reached. The satellite radio receiver described is suitable for connection to satellite receiving installations which comprise a plurality of frequency converters and therefore deviate the nominal receiving frequency in a summary fashion and for private individual installations which, for economic reasons, possess low frequency stability.

Inventors:
KLANK OTTO (DE)
EILTS-GRIMM KLAUS (DE)
LAABS JUERGEN (DE)
Application Number:
PCT/EP1989/001295
Publication Date:
May 17, 1990
Filing Date:
October 31, 1989
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
THOMSON BRANDT GMBH (DE)
International Classes:
H04L27/227; H03J1/00; H03J7/02; H03J7/06; H03J7/28; H04H20/00; H04H20/74; H04H40/90; H04L12/70; (IPC1-7): H03J7/28; H04H1/00
Foreign References:
EP0028100A11981-05-06
Other References:
Proceedings ICDSC-7 - 7th International Conference on Digital Satellite Communications, 12.-16. Mai 1986, Munchen, VDE-Verlag GmbH, (Berlin, DE) O. KLANK et al.: "Receiver for Digital Sound Broadcasting Service Satellite DSR", seiten 57-62
Download PDF:
Claims:
P a t e n t a n s p r ü c h e
1. SatellitenRundfunkempfänger, welchem Signale einer Sa¬ tellitenempfangsanlage, die eine Empfangsantenne (41) und wenigstens einen Freguenzumsetzer (42, 43) umfaßt, zugeführt sind, wobei der SatellitenRundfunkempfänger einen Empfangsteil (33) mit einem Überlagerungε oszillator (44) sowie eine Demodulatorschaltung (47) mit einem Trägeroszillator (36) und einer Synchronsignalauswerteschaltung (40) für die Signalrück¬ gewinnung enthält, dadurch gekennzeichnet, daß der Überlagerungsoszillator (44) als in einer großen oder einer kleinen Schrittweite abstimmbarer PLLÜberlagerungsoεzillator (44) auεgebildet ist und daß die Synchronsignalauswerteschaltung (40) und die Demodulatorschaltung (47) direkt und/oder über weitere Schaltungen (48) mit Eingängen einer Steuerschaltung (34) verbunden sind, mittels der der PLLÜberlagerungsoszillator (44) außerhalb des Fangbe¬ reichs der Demodulatorschaltung (4) bei nichterkannten Synchronsignalen oder daraus gewonnenen Signalen mit großer Schrittweite abgestimmt wird (Suchlauf) und in¬ nerhalb des Fangbereichs bei erkannten Synchronsignalen oder daraus gewonnenen Signalen mit kleiner Schrittwei¬ te fein abgestimmt wird.
2. SatellitenRundfunkempfänger nach Anεpruch 1, dadtirch gekennzeichnet, daß die große Schrittweite kleiner iεt alε der Fangbereich deε Demodulatorε (47).
3. SatellitenRundfunkempfänger nach Anεpruch 2, dadurch gekennzeichnet, daß die kleine Schrittweite so klein bemessen ist, daß beim Abstimmvorgang innerhalb des Fangbereicheε keine störende Beeinflussung des Ausgangs¬ signals bewirkt wird.
4. SatellitenRundfunkemp änger nach Anspruch 2, dadurch gekennzeichnet, daß die große Schrittweite auf ca. 250 kHz und die kleine Schrittweite auf ca. 62,5 kHz bemes¬ sen iεt.
5. SatellitenRundfunkempfänger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die AFCSchaltung (1) eine Komparatorschaltung (48) umfaßt, die daε Signal der au¬ tomatischen Freguenzregelung (AFCSignal) mit einem obe¬ ren und einem unteren Schwellwert vergleicht und daß Ausgänge (31, 23) der Komparatorschaltung (48) mit der SteuerSchaltung (34) verbunden sind wobei ein Aus¬ gang (31) die eine und ein anderer Ausgang (23) die an¬ dere Abstimmrichtung vorgibt.
6. SatellitenRundfunkempfänger nach Anspruch 3, dadurch gekennzeichnet, daß die Komparatorschaltung (48) einen ersten Komparator (20) für den oberen und einen zweiten Komparator (21) für den unteren Schwellwert umfaßt und daß den einen Eingängen (16, 17) der Komparatoren (20, 21) das AFCSignal und anderen Eingängen (18, 19) Ver¬ gleichsspannungen über eine Spannungsteilerschaltung (5...9) zugeführt sind.
7. SatellitenRundfunkempfänger nach Anspruch 4, dadurch gekennzeichnet, daß zwei Endanschlüsse der SpannungsteilerSchaltung (5...9) an festen Bezugsspannungen (+U, Masse) und eine Anzapfung an ei¬ ner einstellbaren BezugsSpannung (U . . ) liegen.
8. SatellitenRundfunkempfänger nach Anspruch 5, dadurch gekennzeichnet, daß eine weitere Anzapfung an einer MitkopplungsSpannung (U_it) liegt, die an den Ausgängen (22, 23) der Komparatoren (20, 21) abgegrif¬ fen wird.
9. SatellitenRundfunkempfänger nach Anεpruch 4 oder 5, dadurch gekennzeichnet, daß die einεtellbare Bezugsεpan nung (U . .. ) auf einen Wert eingestellt wird, der den Trägeroεzillator (36) auf eine Nennfreguenz (f ) ab εtimmt.
10. SatellitenRundfunkempfänger nach einem oder mehreren der Anεprüche 5 biε 7, dadurch gekennzeichnet, daß die Spannungsteilerschaltung eine Reihenschaltung aus Widerständen (5, 6, 7, 8 und 9) umfaßt, daß der Widerstand (5) mit seinem freien Ende auf positivem Potential +U, während der Widerstand (9) mit seinem freien Ende auf Nullpotential (Masse) liegt, daß ein Eingang (18) des ersten Komparators (20) mit der Anzap¬ fung zwiεchen den Widerständen (5, 6) und ein Eingang (19) des zweiten Komparators (21) mit der Anzap¬ fung zwischen den Widerständen (7, 8) verbunden ist, daß die Anzapfung zwischen dem Widerstand (6, 7) an der einstellbaren BezugsSpannung (U . ) liegt und daß die Anzapfung zwischen den Widerständen (8, 9) an der MittkopplungsSpannung (U .. ) liegt.
11. SatellitenRundfunkempfänger nach einem der Ansprüche 58,dadurch gekennzeichnet, daß die einstellbare BezugsSpannung (U . , ) in einer Schaltungsanordnung erzeugt wird, die eine Reihenschaltung aus einem Widerstand (2), einem veränderbaren Widerstand (3) mit einem Abgriff (10) und einem Widerstand (4) umfaßt, wo¬ bei der Widerstand (2) mit seinem freien Ende an einem positiven Potential +U liegt, während der Widerstand (4) mit seinem freien Ende an einem negati¬ ven Potential U liegt und daß der Abgriff (10) mit der Anzapfung zwischen den Widerständen (6 und 7) verbunden ist.
12. SatellitenRundfunkempfänger nach einem der Ansprüche 111, dadurch gekennzeichnet, daß der Synchronεignalauswerteschaltung (40) eine Schaltung zur Auεwertung der Fehlerhäufigkeit der empfangenen Signale (concealement) zugeorndet iεt, daß eine Integration der FehlerSignale vorgegeben iεt. und daß bei vorgegebenen Zeitkonstanten die Überleitung einer BezugsSpannung als Kriterium den die Umschaltung der Schrittweite dient.
13. SatellitenRundfunkempfänger nach einem der Ansprüche 112, dadurch gekennzeichnet, daß die Abεtim mung kleiner Schrittweite in beiden Abεtimmrichtungen erfolgt.
14. SatellitenRundfunkempfänger nach einem der Ansprüche 113, dadurch gekennzeichnet, daß für die Um¬ gebung der Mi tenfreguenz deε Demodulators ein Fenster vorgesehen ist, dessen Breite kleiner ist als die Gren¬ ze zweier kleiner Schrittweiten und daß keine Abstim¬ mung erfolgt, wenn dieser Bereiche erreicht ist.
15. SatellitenRundfunkempfänger nach einem der Ansprüche 114, dadurch gekennzeichnet, daß ein Mischprogramm für die Steuerung der Umschaltung der vom Suchlauf auf AFC Regelung vorgesehen ist.
16. SatellitenRundfunkempfänger nach einem der Ansprüche 115, dadurch gekennzeichnet, daß er zum Empfang und zur Verarbeitung von digital codierten Audioεignalen auεgelegt ist.
17. SatellitenRundfunkempfänger nach einem der Anεprüche 115, dadurch gekennzeichnet, daß er zum Empfang und zur Verarbeitung von digital codierten Videoεignalen auεgelegt iεt.
Description:
Säte1liten-Rundfunkerap änger

Die Erfindung betrifft einen Satelliten-Rundfunkempfänger nach dem Oberbegriff des Anspruchs 1.

Signale, die Satelliten-Rundfunkempfänger von einer Satelli¬ tenempfangsanlage erhalten, können einer Freguenzdrift unter¬ liegen. Ursache der Freguenzdrift ist ein instabiler Oszilla¬ tor der Satellitenempfangsanlage oder weiterer zwischenge- εchalteter Umsetzer. Dabei wirken sich wegen der hohen Über¬ tragungsfrequenz schon geringe relative Frequenzabweichungen auf die Zwischenfreguenz im Satelliten-Rundfunkempfänger als starke absolute Abweichung aus. Diese Erscheinung kann dazu führen, daß die automatische Frequenzregelung des Trägeros¬ zillators für die DemodulationsSchaltung die Frequenzdrift nicht mehr ausgleichen kann.

Der Erfindung liegt die Aufgabe zugrunde, einen Satelliten- Rundfunkempfänger dahingehend zu verbessern, daß auch bei Frequenzabweichungen des Empfangssignalε, die über den Regel¬ bereich der automatischen Frequenzreg lung für den Trägeros¬ zillator hinausgehen, eine schnelle und zuverlässige Abstim¬ mung ermöglicht wird.

Diese Aufgabe wird bei einem Satelliten-Rundfunkempfänger nach dem Oberbegriff des Anspruchs 1 durch die im Kennzei¬ chen angegebenen Merkmale gelöst.

Die Erfindung nutzt als Kriterium für die Abstimmung zu¬ nächst ein fehlendes Synchronsignal aus. In diesem Fall wird der PLL-Überlagerungsoszillator in großen Frequenzschritten abgestimmt (Suchlauf). Dadurch gelingt sehr schnell eine An¬ näherung an die für die Kompensation der Frequenzabweichung optimale Überlagerungsfreguenz. Dadurch wird eine Annäherung an den Fangbereich, beispielsweise des 4PSK Demodulators,

erreicht. Wird ein Synchronsignal empfangen, werden die Fre¬ quenzschritte für die Endabstimmung des PLL-Überlagerungsoε- zillators verkleinert. Die weitere Abstimmung des PLL-Überla- gerungsoszillators erfolgt dann in kleinen Frequenzschritten so lange, bis die Frequenzabweichung des Demodulators -VCOS innerhalb der Grenzen eines Fensters liegt, das im Umgebungs¬ bereich der Mittenfrequenz des Abstimmbereichs liegt und bei¬ spielsweise kleiner ist als die Grenzen zweier kleiner Schrittweiten.

Weiterbildungen und vorteilhafte Ausgestaltungen der Erfin¬ dung ergeben sich aus den Ansprüchen, der weiteren Beschrei¬ bung und der Zeichnung, die ein Ausführungsbeispiel der Er¬ findung veranschaulicht.

In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild eines Satelliten-Tonrundfunk empfängers mit einer Satellitenempfangsanlage und

Fig. 2 ein Schaltbild einer Komparatorschaltung als Bestandteil einer AFC-Schaltung aus Fig. 1

Fig. 3 ein Schaltbild für die Gewinnung eines

Fehlersignals aus dem Concealment-Signal.

Fig. 1 zeigt ein Blockschaltbild eines Satelliten-Rund unk¬ empfängers, der an eine Satellitenempfangsanlage angeschlos¬ sen ist. Die Satellitenempfangsanlage besteht aus einer Satellitenantenne 41 sowie zwei Frequenzumsetzern 42 und 43. Der Satelliten-Rundfunkempfänger umfaßt ein Empfangsteil 33 mit einem Mischer 45, einem P L-Überlagerungεoszillator 44 und einer Steuerschaltung 34, einen ZF-Verstärker 46, eine Demodulatorschaltung 47, einen Trägeroszillator 36, eine AFC-Schaltung 1, eine Synchronsignalauswerteschaltung 40 so-

wie eine Decodierschaltung 49. Am Ausgang der Decodierschaltung 49 sind Tonεignale abgreifbar.

Wird die Empfangsfrequenz sehr genau eingehalten, so kann der PLL-Überlagerungsosz llator 44 auf eine vorgegebene, ver¬ einbarte Frequenz eingestellt werden und am Ausgang des Mischers 45 ergibt sich dann eine Zwischenfrequenz mit dem Nennwert der ZF. In der dem ZF-Verstärker 46 nachgeschalte¬ ten Demodulatorschaltung 47 kann das vorzugsweise in 4PSK-Mo- dulation vorliegende Signal demoduliert werden. Zur Trägerre¬ generierung bei der De odulation dienen der

Trägeroszillator 36, der so gesteuert wird, daß er phasenεyn- chron zum modulierten Signal schwingt. Dabei erhält der Oszillator 30 des Eingangsεignal vom Ausgang der Demodulatorschaltung 47 über das Schleiffilter 51.

Weicht die Empfangsfreguenz von ihrem Nennwert ab, so kann der Demodulator 47 den Trägeroszillator 36 nicht mehr nach¬ ziehen. Dieser an sich für die Signalrückgewinnung nachteili¬ ge Effekt wird ausgenutzt, um über die Steuerschaltung 34 dem Überlagerungsoszillator 44 so nachzuregeln, daß die Zwi- schenfreguenz auf ihren Nennwert geregelt wird. In diesem Fall erhält also die Steuerschaltung 34, insbeεondere ein Mikroprozessor, den Befehl, den

PLL-Überlagerungsoszillator 44 schrittweise nachzustimmen. Die Nachstimmrichtung wird dabei von dem jeweiligen Ausgang der Schaltungen 40, 48 vorgegeben. Gleichzeitig erhält die Steuerschaltung 34 auch von der

Synchronsignalauswerteschaltung 40 ein Signal, dessen Zu¬ stand von Erkennung oder Nichterkennung eines Synchronsi¬ gnalε abhängt. Iεt kein Synchronεignal vorhanden, hat der Demodulator 47 also nicht gefangen, erfolgt die Nachεtimmung deε PLL-Überlagerungsoεzillators 44 in großen Schritten von vorzugsweise 250 kHz. Ist dagegen ein Synchronsignal vorhan¬ den, wird der PLL-Überlagerungsoszillator 44 in kleinen

Schritten von vorzugsweiεe 62,5 kHz abgestimmt. Die zeitli¬ che Schrittfolge ist εo bemeεsen, daß εie der Systemein¬ schwingzeit entspricht. Der Abstimmvorgang wird alεo nach Art eineε Suchlaufε solange fortgesetzt, bis der Demodulator gefangen hat. Der Abs immvorgang im Fangbereich wird in klei¬ nen Schritten fortgesetzt, bis ein Fenster der Weite zweier kleiner Schritte um die Mittenfreguenz deε Demodulators er¬ reicht ist.

Zur Ansteuerung der SteuerSchal ung 34, insbesondere des Mi- kroprozeεεorε, enthält die AFC-Schaltung 1 eine Komparatorεchaltung 48, die daε AFC-Signal mit einem oberen und einem unterem Schwellwert vergleicht.

Fig. 2 zeigt die Auεgeεtaltung einer Komparatorεchaltung 48 zeigt Fig. 2, wobei ein erster Komparator 20 für den oberen und ein zweiter Komparator 21 für den unteren Schwellwert vorgesehen ist. Den einen Eingängen 16, 17 der Komparatoren 20, 21 wird das AFC-Signal über Widerstände 12 und 13 und den anderen Eingängen 18, 19 werden Vergleichs¬ spannungen über Widerstände 14 und 15 sowie eine SpannungsteilerSchaltung 5...9 zugeführt. Ausgänge 31, 23 der Komparatorschaltung 48 εind mit der Steuerschaltung 34 verbunden, wobei der Ausgang 31 die eine und der andere Ausgang 23 die andere Abstimmrichtung vorgibt.

Zwei Endanschlüsse der Spannungsteilerschaltung 5...9 liegen an festen BezugsSpannungen +U, Masse und eine Anzapfung an einer einstellbaren Bezugsspannung U . .. Eine weitere An¬ zapfung liegt an einer MitkopplungsSpannung U . , , die an den Ausgängen 22, 23 der Komparatoren 20, 21 abgegriffen wird. Die einstellbare Bezugsεpannung U . . wird auf einen Wert eingestellt, der den Trägeroszillator 36 auf eine

Nennfreg^uenz fnenn abstimmt.

Die Spannungsteilerεchaltung umfaßt eine Reihenschaltung auε Widerεtänden 5, 6, 7, 8 und 9, wobei der Widerεtand 5 mit seinem freien Ende auf positivem Potential +U, während der Widerεtand 9 mit εeinem freien Ende auf Nullpotential (Mas¬ se) liegt. Der Eingang 18 deε ersten Komparatorε 20 ist über den Widerstand 14 mit der Anzapfung zwiεchen den Wider¬ ständen 5 und 6 und der Eingang 19 des zweiten Kompara- tors 21 über den Widerstand 15 mit der Anzapfung zwischen den Widerständen 7 und 8 verbunden. Die Anzapfung zwiεchen dem Widerstand 6 und 7 liegt an der einstellbaren Bezugsspan¬ nung u e:ns - ( ./ während die Anzapfung zwischen den Wider¬ ständen 8 und 9 an der Mi tkopplungsSpannung U . , liegt.

Die einstellbare Bezugsspannung U . , wird in einer Schal¬ tungsanordnung erzeugt, die eine Reihenschaltung aus einem Widerstand 2, einem veränderbaren Widerstand 3 mit einem Abgriff 10 und einem Widerstand 4 umfaßt, wobei der Wider¬ stand 2 mit seinem freien Ende an einem positiven Potenti¬ al +U, während der Widerstand 4 mit seinem freien Ende an einem negativen Potential -U liegt. Der Abgriff 10 ist mit der Anzapfung zwischen den Widerständen 6 und 7 verbunden. Eine weitere Verbindung des Abgriffs 10 besteht zu einem für einen Abgleich dienenden Schalter 37, über den der Abgriff 10 mit dem Steuereingang des Trägeroszillators 36 verbindbar ist.

Der Auεgang 22 deε ersten Komparators 20 ist über einen Vor¬ widerstand 28 mit dem Steuereingang eines als NPN-Transistor ausgebildeten Inverters 30 verbunden, dessen Ausgang den er¬ sten Ausgang 31 der KomparatorSchaltung 48 bildet. Der Ausgang des zweiten Komparators 21 bildet den zweiten Ausgang 23 der Komparatorεchaltung 48.

Zur Mitkopplung des Ausgangssignals auf die Eingänge 18 und 19 sind die Ausgänge 22 und 23 über Widerstände 24 und 25

mit den Anzapfungen zwischen den Widerständen 8 und 9 verbun¬ den. Außerdem liegen die Ausgänge 22 und 23 über Widerstände 26 und 27 ebenso auf dem positiven Potential +5V wie ein mit dem Ausgang 31 des Transistors verbundener Widerstand 29, wodurch sich hinεichtlich deε Signalpegels eine TTL-Anpaεsung ergibt.

Die εoweit beεchriebene Schaltungεanordnung arbeitet wie folgt:

Zur Einεtellung der richtigen Bezugεεpannung für die Kompa¬ ratoren 20 und 21 wird durch Schließen des Schalters 37 der Steuereingang des während des Abgleichs vorübergehend frei¬ laufenden Trägeroszillatorε 36 mit dem Abgriff 10 deε verän¬ derbaren Widerεtandes 3 verbunden. Durch Einstellen deε ver¬ änderbaren Widerεtandeε 3 wird nun die dem Steuereingang deε Trägeroszillators 36 zugeführte Spannung so eingestellt, daß dieser auf die Trägerfrequenz von im Ausführungsbeiεpiel 70 MHz abgeglichen werden kann.

Bei der soweit beεchriebenen Schaltung bewirkt eine Tempera¬ turänderung beiεpielsweiεe eine Verεchiebung des Fensters relativ zur Mittenfrequenz des Demodulators 47. Zur Kompensa¬ tion deε Temperatureinfluεεeε dient eine

Te peraturkompenεationεschaltung 50. Da die Abstimmεpannung für den Steuereingang deε VCO 36 mit dem Einfluß der Temperaturkompensationsschaltung 50 beaufschlagt ist, ist die AbStimmspannung bereits am Ausgang eines

Schleifenfilters 51 abzunehmen bzw. dem Signaleingang 32 der Schaltungsanordnung 1 zuzuführen, sowie das Referenzpotenti¬ al (U ._ S _L.) für Sollabstimmung auf den Ausgang des Schlei¬ fenfilters 51 zu beziehen.

Zur Gewinnung deε Referenzpotentials U . , wird das bei der Grundeinεtellung des VCO 36 an der Anzapfung 10 in Fig. 2

eingestellte positive Potential +6,7V zunächst um den Span¬ nungsabfall an der Temperaturkompensationsschaltung 50 mit dem veränderbaren Widerstand 3 verringert und anschließend mittelε eines z.B. über 41 eingeεpeiεten verεtimmbaren Meß- empfangssignals in der Weise eingestellt, daß der Schalt¬ punkt des Komparators 20 mit der unteren und der Schaltpunkt des Komparatos 21 mit der oberen zulässigen Frequenzabwei¬ chung von der Trägersignalfrequenz 70MHz zusammenfällt. Da¬ bei ergibt sich zwangsläufig, daß das auf diese Weise an der Anzapfung 10 gewonnene Referenzpotential eine freguenzsymme¬ trische Lage zu den Schaltpunkten einnimmt. Beide Schaltpunk¬ te geben somit ein Fenster für Abstimmung und Abεtimmrich- tung vor.

Der Schaltpunkt deε ersten Komparators 20 liegt um den Span¬ nungsabfall an dem Widerstand 6 zuzüglich einer Hystereεe- εpannung oberhalb der BezugsSpannung U . . und der Schalt¬ punkt des zweiten Komparators 21 um den Spannungsabfall an dem Widerstand 7 zuzüglich einer geringfügigen Hysteresespan¬ nung unterhalb der BezugsSpannung Usi.πst.. Damit ist ein Fen- ster für die Grenzen der Frequenzabweichungen festgelegt. Außerhalb des Fensters wird eine schrittweiεe Nachεtimmung deε PLL-Überlagerungsoszillatorε 33 in kleinen Schrittweiten vorgenommen und die Abstimmrichtungen sind differenziert vor¬ gegeben. Innerhalb deε Fensters ruht das System, der Regel¬ kreis wirkt unterbrochen.

Zur automatischen Freguenzregelung wird dem Signaleingang 32 der Komparatorschaltung 48 die Abstimmspannung des Träger¬ oszillators 36 zugeführt und mit den Potential des Schalt¬ punktes des ersten Komparators 20 und des zweiten Kompara¬ tors 21 verglichen. Befindet sich die Abstimmspannung inner¬ halb des Fensters, liegt der Ausgang 23 an der positiven Aus- εteuergrenze, während der Auεgang 22 deε erεten Kompara¬ tors 20 zur negativen Aussteuerungsgrenze durchgeschaltet

ist. Dadurch ist der Transistors 30 gesperrt ist und der Aus¬ gang 31 liegt ebenfallε an der poεitiven Aussteuerungsgren- ze. Die Ausgänge 23 und 31 führen somit beide Signale lo¬ gisch H. Der PLL-Überlagerungsoszillator 44 ist richtig abge¬ stimmt.

Überschreitet die Absti mspannung des Trägeroεzillatorε 36 infolge einer auftretenden Verstimmung das Potential des Schaltpunktes des ersten Komparators 20 um die Hystereseεpan- nung, εo wird der Ausgang 31 zur negativen Auεsteuergrenze durchgeεchaltet, während der Auεgang 23 die Lage an der poεi¬ tiven Ausεteuerungsgrenze beibehält. Die Ausgänge 31 und 23 führen somit die Signale logisch L und logisch H. Die Fre¬ quenz des PLL-ÜberlagerungsosziIlators 44 wird nachgeregelt.

Unterschreitet die Abstimmspannung des Trägeroszillators 36 infolge einer entgegengerichtet laufenden Verstimmung das Potential des Schaltpunktes des zweiten Komparators 21 um die HystereseSpannung, so wird der Ausgang 23 zur negativen Ausε euergrenze durchgeschaltet, während in diesem Fall der Ausgang 31 die Lage an der positiven Auεεteuergrenze beibe¬ hält. Die Ausgänge 31 und 23 führen in diesem Fall die Signa¬ le logisch H und logisch L. Die Freguenzregelung des PLL-Überlagerungsoszillators 44 wirkt in dieεem Fall in ent¬ gegengesetzter Richtung.

Bei fehlendem Synchronsignal sind die an den Ausgängen 23 und 31 angeschlossenen Eingänge von der Synchron¬ signalauswerteschaltung 40 auf inaktiv geschaltet, so daß der Regelkreiε unterbrochen ist. Die SteuerSchaltung 34 star¬ tet einen Sendersuchlauf. Wird ein Signal erkannt bzw. wird ein Synchronsignal erzeugt, übernimmt der Regelkreis die wei¬ tere Nachstimmung, wobei die Steuerschaltung 34 die von der Komparatorschaltung 48 erhaltenen Signale zur Gewinnung der Abεtim richtung auεwertet.

Die beschriebene Schaltung hat den Vorteil, daß die Fenster¬ breite unabhängig von der Einstellung deε veränderbaren Wi- derstandes 3 ist. Durch die Dimensionierung der Widerstände innerhalb der Spannungsteilerschaltung und die Anordnung der Widerstände 6 und 7 zur Gewinnung der Komparatorschaltpunkte wird erreicht, daß eine Einstelländerung aufgrund eines even¬ tuell notwendigen Bauteilersatzeε gleiche Potentialverschie¬ bungen an den Eingängen 18 und 19 der Komparatoren 20 und 21 zur Folge hat.

Die 4PSK-Demodulatorschaltung 47 beinhaltet einen Phasenregelkreiε 47, 51, 50, 36 (PLL) in welchem bei Signal¬ empfang zur Rückgewinnung deε im Signalεpektru nicht vorhan¬ denen Trägerεignalε dem Steuereingang eineε spannungsgesteu¬ erten Oszillators (VCO) 36 eine aus den Ausgangεsignalen der 4PSK-Demodulatorschaltung 47 gewonnene Abstimmspannung über ein Schleifenfilter 51 und eine anschließende VCO-Temperaturkompenεationεschaltung 50 zugeführt wird. Für eine solche Schaltung ist eine sogenannte Costaε Loop vor¬ teilhaft.

Von dem Steuereingang deε VCO 36 besteht außerdem eine Ver¬ bindung zu einem Schalter 37, über den der Steuereingang mit der Anzapfung 10 des veränderbaren Widerstandes 3 verbunden werden kann bei gleichzeitiger Unterbrechung des Phasenregel- kreises. Diese Verbindung ist vorgesehen zur Grundeinstel¬ lung des freilaufenden VCO 36 auf eine Freguenz von 70 MHz bei einem positiven Potential +6,7V an der Anzapfung 10 vor der Durchführung.des Abgleichs der 4PSK-Demodulatorschaltung.

Die Ausgangsspannung des Schleifenfilters 51 ist ein direk¬ tes Maß für die Freguenz bzw. Freguenzabläge deε Trägerεi- gnals in Zwischenfreguenzläge.

Unter Umεtänden kann die Auεwerteεchaltung 40 auch bei Nicht- vorliegen eineε Synchronεignalε die Exiεtenz eineε εolchen Synchronεignals simulieren und die Abstimmung ungünstig be¬ einflussen.

Fig. 3 zeigt eine Schaltung zur Gewinnung eines Fehlerεi- gnals, d.h. eines Fehlersignals zur Steuerung der Steuerschaltung 34, mit der dieser Effekt überwunden werden kann. Zu diesem Zweck ist an die

Synchronsignalauswerteschaltung 40 eine Schaltung zur Inte¬ gration von Concealment-Signalen angeschlossen. Solche Concealment-Signale werden in Auswerteschaltungen für die Bearbeitung von Digitalsignalen üblicherweise erzeugt und ausgewertet, beispielweise durch ein IC SAA 7500. In Fig. 3 werden diese Concealment Signale integriert. Dies wird er¬ reicht durch ein RC-Glied 53, 54, durch das der Kondensator 54 von der Betriebsεpannung ÜB über den Widerεtand 53 auf eine Spannung Logiεch High aufgeladen wird. Diese Spannung liegt am Eingang der Steuerschaltung 34 in Fig. 1. Die volle Spannung Logisch High gibt an, daß der Suchlauf eingeleitet wird. Dieser Ladezustand des Kondensatorε 54 bleibt erhalten, solange Fehlerεignale in großer Anzahl am Eingang der Auswerteschaltung 40 auftreten. Sobald die Anzahl der Fehlersignale geringer wird, findet über den Widerstand 55, die Diode 56 und die Schaltung 40 eine Entladung des Kondensators 54 statt; die Spannung am Eingang der Steuerschaltung 34 sinkt ab auf Logisch Low und bewirkt eine Umschaltung auf Abstimmung mit kleiner Schritt¬ weite, bis der Fensterbereich um die Mittenfreguenz des Demodulators 47 erreicht wird. Für die Aufladung des Kondensators 54 mit dem Widerstand 53 ist eine größere Zeit¬ konstante günstig. Für die Entladung über 57, 40, d.h. für die Umschaltung auf Feinstimmung, ist dagegen eine kleine Zeitkonstante erforderlich.

Für die Steuerεchaltung 34 iεt ein Mikroprozesεor, beiεpiels- weiεe deε Typs μPD7811 vorteilhaft. Dieser kann nicht nur die Aufgaben der Steuershcaltung 34 übernehmen, sondern ne¬ ben den Auswertungen der Informationen des Komparators 48 und der Synchronsignalschaltung 40 für den Such- und den Feinabstimmvorgang auch das Timing der Umschaltung der Steuerschaltung 34 gemäß Fig. 3 für die Abfrage der Steuer¬ leitungen 481 und 482 und für daε schrittweise Verändern der Freguenz des Oszillators 44. Im Such- bzw. Feinabstimmmodus fügt der Prozesεor zur Gewährleiεtung eines einwandfreien Einεchwingens deε Systems unterschiedliche Wartezeiten ein, die die Integration gemäß Fig. 3 ersetzen oder unterstützen können. Unter ungünstigen Empfangsbedingungen können kurzzei¬ tige Ausfälle der Synchronisation vorkommen. Zu diesem Zeit¬ punkt darf der Prozessor nicht sofort in den Suchlaufmodus umschalten, weil sonst lange Mutezeiten stören würden. Der Prozessor wartet in einer vorgegebenen Zeitspanne auf eine neue Aufsynchroniεierung des Syεtemε, ohne die Abstimmung des Oszillatorε zu verändern.

Die in Fig. 1 dargestellte Schaltung kann so abgewandelt wer¬ den, daß die Freguenz des Oszillatorε 36 in einem hochgenau¬ en Diskriminator ausgewertet wird und die SteuerSpannung der Komparatorschaltung 48 zugeführt wird. Dadurch werden die Temperaturein lüsse verringert.