Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
SILICON SUBSTRATE WITH ESD PROTECTION ELEMENT
Document Type and Number:
WIPO Patent Application WO/2022/101473
Kind Code:
A1
Abstract:
An ESD protection element is embedded in a silicon substrate suitable as a carrier, for example for ASICs. Said ESD protection element is spaced apart from one or more vias penetrating through the silicon substrate. The electrical linking of the ESD protection element is effected by way of redistribution wirings routed between the ESD protection element and the vias.

Inventors:
FEICHTINGER THOMAS (AT)
ENDLER STEFAN (AT)
Application Number:
PCT/EP2021/081681
Publication Date:
May 19, 2022
Filing Date:
November 15, 2021
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
TDK ELECTRONICS AG (DE)
International Classes:
H01L27/02; H01L23/522; H01L23/60; H02H9/04
Domestic Patent References:
WO2017091155A12017-06-01
Foreign References:
US10497677B12019-12-03
US8164113B22012-04-24
US20160240527A12016-08-18
US20200075553A12020-03-05
EP2994937B12016-12-14
US8164113B22012-04-24
US9412708B22016-08-09
US20150048497A12015-02-19
US20080296697A12008-12-04
US20200161244A12020-05-21
DE102018118016A12020-01-30
US20110079912A12011-04-07
US20130240922A12013-09-19
Attorney, Agent or Firm:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH (DE)
Download PDF:
Claims:
26

Patentansprüche

1. Siliziumsubstrat (1) , welches integrierte Schaltungen auf einer ersten Oberfläche (11) , eine der ersten Oberfläche (11) gegenüberliegende zweite Oberfläche (12) , eine erste Durchkontaktierung (3) , sowie ein ESD-Schut zelement (2) aufweist, wobei

- das ESD-Schut zelement (2) vollständig in das Siliziumsubstrat integriert ist,

- das ESD-Schut zelement (2) räumlich von der ersten Durchkontaktierung (3) beabstandet ist,

- das ESD-Schut zelement (2) mittels eines ersten Umverdrahtung (4) an die Durchkontaktierung (3) angeschlossen ist,

- das ESD-Schut zelement (2) mindestens ein Element aufweist, welches ausgewählt ist aus der folgenden Gruppe umfassend eine Supressordiode, einen Transistor und einen Thyristor.

2. Siliziumsubstrat (1) nach Anspruch 1, wobei das ESD- Schut zelement (2) einen ESD-Schutz auf Systemebene gewährleistet .

3. Siliziumsubstrat (1) nach Anspruch 1 oder 2, wobei das ESD-Schut zelement eine Eingangs-zu-Ausgangssignalschutz auf Systemebene für eine Vielzahl elektronischer Komponenten beziehungsweise integrierter Schaltungen gewährleistet.

4. Siliziumsubstrat (1) nach Anspruch 2 oder 3, wobei einige elektronischen Komponenten beziehungsweise integrierten Schaltungen einen jeweils in On-Chip-Struktur angeordneten individuellen ESD-Schutz zusätzlich zu dem ESD-Schutz auf Systemebene aufweisen. 5. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 4, wobei das ESD-Schut zelement (2) zusätzlich noch EMI- Schut zstrukturen aufweist.

6. Siliziumsubstrat (1) nach Anspruch 5, wobei die EMI- Schut zstrukturen durch Spulenstrukturen, Dünnfilmwiderstände und/oder Kapazitäten gebildet werden.

7. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 6, wobei das ESD-Schut zelement (2) eingebettet Strukturen aus der Kombination eines Thyristors und Diodenstrukturen, welche nicht Teil des Thyristors sind, aufweist.

8. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 7, wobei das ESD-Schut zelement (2) mit einer ersten Passivierungsschicht (5) in Kontakt steht, welche auf der ersten Oberfläche (11) des Siliziumsubstrats (1) ausgebildet ist .

9. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 8, welches mindestens eine zusätzliche Umverdrahtungen (7) aufweist, wobei die zusätzliche Umverdrahtung (7) die erste Durchkontaktierung (3) elektrisch mit einem UBM-Kontaktpad (61) verbindet, die zusätzliche Umverdrahtung (7) Anpassungselemente umfasst, und die Anpassungselemente Kapazitäten, Induktivitäten oder Verzögerungselemente umfassen.

10. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 9, wobei eine zweite Durchkontaktierung (31) das Siliziumsubstrat von der ersten Oberfläche (11) bis zu der zweiten Oberfläche (12) durchdringt, das ESD-Schut zelement (2) räumlich von der zweiten Durchkontaktierung (31) separiert ist, und das ESD-Schut zelement (2) über eine zweite Umverdrahtung (41) an die zweite Durchkontaktierung (31) angeschlossen ist und das so verknüpfte ESD-Schut zelement (1) , die erste Durchkontaktierung (3) , die erste Umverdrahtung (4) , die zweite Durchkontaktierung (31) und die zweite Umverdrahtung (41) gemeinsam eine ESD-Schaltung bilden.

11. Siliziumsubstrat (1) aufweisend mehrere ESD-Schaltungen nach Anspruch 10.

12. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 11, wobei die ersten Durchkontaktierungen durch eine Isolationsschicht (30) vom Siliziumsubstrat isoliert sind.

13. Siliziumsubstrat (1) nach einem der Ansprüche 1 bis 12, wobei die integrierten Schaltungen oder elektronischen Komponenten ein MEMS-Mikrophon umfassen.

14. Verfahren zur Herstellung eines ESD-Schut zelements (2) in einem Siliziumsubstrat (1) , wobei eingebettete Strukturen des ESD-Schut zelements (2) im Siliziumsubstrat (1) mit einem CMOS Prozess hergestellt werden, die eingebetteten Strukturen des ESD-Schut zelements (2) mindestens eines ausgewählt aus der folgenden Gruppe bestehend aus einer Supressordiode, einem Transistor und einem Thyristor aufweisen, 29 erste UBM-Kontaktpads (6, 61) auf einer ersten Oberfläche (11) des Siliziumsubstrats (1) erzeugt werden, Öffnungen für Durchkontaktierungen (3, 31) zwischen einer ersten Oberfläche (11) und einer zweiten Oberfläche (12) im Siliziumsubstrat (1) durch Lasern oder reaktives lonentief ätzen erzeugt werden, die Öffnungen von den eingebetteten Strukturen des ESD- Schut zelements (2) räumlich separieret sind, Innenwände der Öffnungen passiviert werden, Durchkontaktierungen (3, 31) durch Auffüllen der passivierten Öffnungen mit einem ersten Metall erzeugt werden, Umverdrahtungen (4, 41) aus einem zweiten Metall zwischen den Durchkontaktierungen (3, 31) und den eingebetteten Strukturen des ESD-Schut zelements (2) erzeugt werden.

15. Verfahren zur Herstellung eines ESD-Schut zelements (2) in einem Siliziumsubstrat (1) nach Anspruch 14, wobei das erste Metall Cu ist, die Durchkontaktierungen (3, 31) durch Auffüllen der Öffnungen mittels eines galvanischen Verfahrens erzeugt werden das zweite Metall Cu oder Al ist.

16. Verfahren zur Herstellung eines ESD-Schut zelements (2) in einem Siliziumsubstrat (1) nach Anspruch 14 oder 15, wobei Passivierungsschichten (5, 5') auf der ersten Oberfläche (11) und auf der zweiten Oberfläche (12) erzeugt werden.

Description:
Sili ziumsubstrat mit ESD-Schut zelement

Die Erfindung betri f ft ein Sili ziumsubstrat mit ESD- Schut zelement

In elektronischen System-in-einem-Paket ( „System in a Package" , S IP ) Modulen oder zum Beispiel in MEMS-Mikrof onen oder anderen für mobile Anwendung geeigneten Modulen werden anwendungsspezi fische integrierte Schaltungen ( „Application Speci fic Integrated Circuits" , AS IC ) verwendet . Diese integrierten Schaltungen werden üblicherweise durch On-Chip ESD-Schut zs truktur en (Überspannungsschutzstrukturen) geschützt . Unter On-Chip ESD-Schut zstrukturen werden in der gegenwärtigen Anmeldung solche ESD-Schut zstrukturen verstanden, welche direkter Teil eines Chips einer integrierten Schaltung ist , welche üblicherweise auf einem Substrat angebracht werden kann . Ein Beispiel für eine solche On-Chip ESD-Schut zstruktur ist in Figur 7 gezeigt , welche den Stand der Technik vor der gegenwärtigen Erfindung darstellt . Wie in Figur 6 gezeigt , kann ein AS IC 50 auf einem Substrat 1 ' angeordnet sein, welches selbst wieder auf einer Leiterplatte 52 angeordnet ist . On-Chip ESD-Schut zstrukturen ( 2 ' ) können mehr als ein Drittel der zur Verfügung stehenden Chipfläche bzw . Substrat fläche einnehmen . Dies steht der Forderung entgegen, dass gegenwärtige und zukünftige Anwendungen in ihrer lateralen Größe zunehmend miniaturisiert sein müssen .

Bisher sind keine Konzepte bekannt , in denen ESD-Schutz- strukturen klar getrennt von anderen Strukturen und in ihrer Größe flexibel in ein Substrat integriert werden können . Bisherige Systeme , in welchen ESD-Strukturen sich im Substrat befinden, sind in ihren Anwendungsmöglichkeiten stark limitiert und besitzen diverse Nachteile die, wie unten beschrieben durch die gegenwärtige Erfindung überwunden werden .

In der US 8,164,113 B2 werden Dioden-Strukturen als ESD- Schutz an Durchkontaktierungen durch ein Siliziumsubstrat („Through Silicon Vias") beschrieben. Die Dioden werden durch geeignete Dotierung des Siliziumsubstrats in unmittelbarer Nähe der Durchkontaktierung erhalten.

Diese direkte Ankopplung erlaubt jedoch nicht, dass komplexere ESD-Schut zstrukturen, welche zum Beispiel auch Transistoren oder Thyristoren umfassen können, in das Substrat implementiert werden.

Die US 9,412,708 B2 beschreibt eine weitere Anordnung von ESD-Schut zelementen, welche in einem Zwischenstück

( „Interposer" ) auf einer Leiterplatte („Printed Circuit Board", PCB) angeordnet sind. Es wird hierbei beschrieben, dass die ESD-Schut zelemente über Durchkontaktierungen innerhalb des Zwischenstücks verbunden sein können.

Die US 2015/0048497 Al zeigt einfache ESD-Schut zstrukturen für Siliziumsolarzellen, welche auf simplen Diodensystemen basieren und über umverdrahtungsähnliche Strukturen mit Durchkontaktierungen im Substrat verbunden sein können.

Die US 2008/0296697 Al beschreibt, dass ESD-Schut zstrukturen, welche in diesem Fall auch Transistoren sowie einfache Dioden umfassen können, nah einer Grenzfläche in einem Siliziumsubstrat implementiert sein können. Werden Durchkontaktierungen in Siliziumsubstraten realisiert, werden üblicherweise die Seitenwände der Öffnungen, welche im Siliziumsubstrat erzeugt werden passiviert. In der US 2020/0161244 Al sind Möglichkeiten beschreiben, wie eine solche Passivierung erzeugt werden kann.

Die DE 10 2018 118 016 Al offenbart nur ganz allgemein, dass in keramische Substrate, insbesondere in Varistorsubstrate, Uberspannungsschut zstrukturen (ESD- Schutzstruktur en) integriert werden können.

Die US 2011/0079912 Al offenbart einen gestapelten Aufbau mit integriertem ESD-Schutz.

Die WO 2017/091155 Al offenbart eine integrierte Schaltung mit einem Thyristor als ESD-Schut zelement .

Die US 2013/0240922 Al offenbart ein lichtemittierendes Element, in welchem Durchführungen sowie eine pn-Diode realisiert sein können.

Gemäß einem ersten Aspekt der gegenwärtigen Erfindung wird ein Siliziumsubstrat bereitgestellt. Auf einer ersten Oberfläche des Siliziumsubstrats sind integrierte Schaltungen angeordnet. Das Substrat umfasst zudem eine erste Durchkontaktierung und ein ESD-Schut zelement . Hierbei ist bevorzugt, dass die erste Durchkontaktierung das Siliziumsubstrat von der ersten Oberfläche bis zu einer zweiten Oberfläche durchdringt. Die zweite Oberfläche liegt dabei der ersten Oberfläche gegenüber. Weiterhin ist das ESD- Schut zelement in das Siliziumsubstrat integriert. Das heißt das ESD-Schut zelement ist im Siliziumsubstrat versenkt, befindet sich also vollständig im Volumen des Substrats. Zudem ist das ESD-Schut zelement räumlich von der ersten Durchkontaktierung beabstandet. Die Beabstandung besteht bevorzugt entlang der Erstreckungsrichtung des Siliziumsubstrats, also zum Beispiel einer Richtung parallel zur ersten Oberfläche. Weiterhin wird das ESD-Schut zelement mittels einer ersten Umverdrahtung an die Durchkontaktierung angeschlossen. Außerdem weist das ESD-Schut zelement mindestens eines ausgewählt aus der folgenden Gruppe bestehend aus einer Supressordiode, einem Transistor und einem Thyristor auf.

Das Siliziumsubstrat kann jede beliebige Art von Substrat aus Silizium, zum Beispiel amorphes oder polykristallines Silizium sein. Bevorzugt ist das Siliziumsubstrat jedoch ein Wafer, wie z. B. ein einkristalliner Siliziumwafer.

Dieses Design gemäß des ersten Aspekts der vorliegenden Erfindung ermöglicht es, eine Off-Chip ESD-Struktur bereitzustellen, welche maßgeschneidert an integrierte Schaltungselemente, wie z. B. anwendungsspezifische integrierte Schaltungen (ASICs) , angepasst werden kann. Diese integrierten Schaltungselemente befinden sich hierbei bevorzugt auf oder oberhalb der ersten Oberfläche des Siliziumsubstrats. Die Off-Chip ESD-Struktur befindet sich im Gegensatz zur On-Chip ESD-Struktur nicht auf dem zu schützenden Chip selbst, sondern ist getrennt davon in das Siliziumsubstrat eingebettet. Somit wird es ermöglicht die Chipgröße zu verkleinern, wie gemäß der Erfindung gefordert, da der ESD-Schutz im Off-Chip-Design nicht Teil des Chips sein muss.

Insbesondere kann es sich bei den ESD-Schut zelementen um einen ESD-Schutz auf Systemebene (System Level ESD Protection) handeln beziehungsweise das ESD-Schut zelement kann einen ESD-Schutz auf Systemebene gewährleisten . Dies bedeutet , es werden hierbei alle integrierten Schaltungen gemeinsam geschützt , und nicht nur eine einzelne oder ein Teil der Schaltungen . Es kann sich beim ESD-Schutz auf Systemebene z . B . um einen Eingangssignal- zu- Ausgangssignalschut z handeln, also einem ESD-Schutz der alle elektronischen Komponenten bzw . integrierten Schaltungen welche zwischen einer Eingangssignalleitung und einer Ausgangsignalleitung angebracht sind systemisch gegen Überspannungen schützt .

Zusätzlich zu dem ESD-Schutz auf Systemebene , der durch das ESD-Schut zelement bereitgestellt wird, können weitere ESD- Schut zstrukturen in anwendungsspezi fische integrierte Schaltungen implementiert sein . Diese weiteren ESD- Schut zstrukturen können hier dann zum Beispiel On-Chip Schutzstrukturen sein . Hier ist es von Vorteil , und durch die gegenwärtige Erfindung ermöglicht , eine maßgeschneiderte Abstimmung zwischen dem ESD-Schut zelement und der weiteren ESD-Schut zstruktur in der anwendungsspezi fischen integrierten Schaltung bereitzustellen . Es besteht also ein weiterer Aspekt der Erfindung darin, eine maßgeschneiderte Abstimmung des eines erfindungsgemäßen Of f-Chip ESD-Schut zelements und einem On-Chip Schutzelement zu ermöglichen .

Die Beabstandung des ESD-Schut zelements von der Durchkontaktierung und die Verbindung über eine Umverdrahtung ist sehr vorteilhaft , da dadurch sowohl die Impedanzen der ESD- Schut zstrukturen als auch die Anschlags zeit des ESD- Schut zelements beeinflusst werden können, und somit für die j eweilige Anwendung maßgeschneidert eingestellt werden können . Als weiterer Aspekt kann das ESD-Schut zelement zusätzlich noch EMI-Schut zstrukturen (Electromagnetic Interference Schutzstrukturen) aufweisen . Dabei ist es von Vorteil , einen elektromagnetischen Interferenzschutz (EMI-Schutz ) direkt zusammen mit dem ESD-Schutz zu implementieren . Insbesondere im Fall von Hochfrequenzdatenleitungen sind parallel sowohl die ESD-Schut zanf orderungen maßgeschneidert abzustimmen als auch die resultierenden Kapazitäten und Induktivitäten beziehungsweise parasitären Kapazitäten .

Die EMI-Schut zstrukturen werden dabei durch Spulenstrukturen, Dünnfilmwiderstände und/oder Kapazitäten gebildet . Das heißt , es können entweder Spulenstrukturen, Dünnfilmwiderstände oder Kapazitäten verwendet werden oder eine beliebige Kombination solcher Elemente .

Die Auswahl dieser Elemente erfolgt maßgeschneidert auf die j eweilige Anwendung .

Gemäß einem weiteren Aspekt kann das Sili ziumsubstrat ein ESD-Schut zelement umfassen, welches aus einer in das Sili ziumsubstrat eingebetteten Struktur aufgebaut ist , die eine Kombination aus einem Thyristor mit Diodenstrukturen umfasst . Diodenstrukturen können hierbei Halbleiterstrukturen mit Diodenfunktion sein . Die Diodenstrukturen sind hier nicht Teil der Thyristorstrukturen .

In On-Chip ESD-Schut zvorrichtungen ist die Kombinationen aus Thyristoren und Diodenstrukturen bereits gängig . Erfindungsgemäß können diese Komponenten nun im Sili ziumsubstrat versenkt beziehungsweise in dieses integriert werden, wodurch ein Of f-Chip ESD-Schutz bereitgestellt werden kann .

Bevorzugt ist auch eine Passivierungsschicht auf der ersten Oberfläche des Sili ziumsubstrats ausgebildet . Weiterhin ist es vorteilhaft , dass das ESD-Schut zelement in direktem Kontakt mit der ersten Oberfläche , auf welche sich die Passivierungsschicht befindet , besteht . Das heißt , das ESD- Schut zelement steht somit bevorzugt in Kontakt mit der Passivierungsschicht direkt auf dieser ersten Oberfläche .

Gemäß einem weiteren Aspekt kann das Sili ziumsubstrat , mindestens eine zusätzliche Umverdrahtung aufweisen . Die zusätzliche Umverdrahtung kann hierbei die erste Durchkontaktierung elektrisch mit einem UBM (Under-Bump- Metallisierung) -Kontaktpad verbinden . Zum Beispiel kann in einem solchen Fall die Umverdrahtung in der zuvor beschriebenen Passivierungsschicht verlaufen . Dann ist bevorzugt das UBM-Kontaktpad so auf bzw . in der Oberfläche der Passivierungsschicht angeordnet , dass es sich eignet um weitere elektronische Elemente zum Beispiel über Löt-Bumps zu kontaktieren . Besonders wird hierbei bevorzugt , dass die zusätzliche Umverdrahtung ( 7 ) Anpassungselemente umfassen kann . Diese Anpassungselemente , umfassen Kapazitäten, Induktivitäten oder Verzögerungselemente . Diese können also dazu dienen die Impedanzen des integrierten ESD-

Schut zelements auf die zusätzlich auf elektronische Bauteile wie AS ICs abzustimmen, welche an das so verbundene UBM- Kontaktpad angebunden ist . Zudem kann die Anschlags zeit bei einem ESD-Ereignis angepasst werden .

Diese optionale zusätzliche Umverdrahtung ist bevorzugt von der ersten Umverdrahtung verschieden . Gemäß einem weiteren Aspekt umfasst das Sili ziumsubstrat zusätzlich eine zweite Durchkontaktierung, welche das Sili ziumsubstrat von der ersten Oberfläche bis zu der zweiten Oberfläche durchdringt . Weiterhin ist in diesem Sili ziumsubstrat das ESD-Schut zelement auch von der zweiten Durchkontaktierung räumlich beabstandet , ähnlich wie von der ersten . Weiterhin ist das ESD-Schut zelement hierbei über eine zweite Umverdrahtung an die zweite Durchkontaktierung angeschlossen . Die hier beschriebene Verbindung aus ESD- Schutzelement , erster und zweiter Durchkontaktierung und erster und zweiter Umverdrahtung wird hier und im Folgenden als ESD-Schaltung bezeichnet .

Zum Beispiel kann die ESD-Schaltung symmetrisch sein, also das ESD-Schut zelement symmetrisch zwischen zwei Umverdrahtungen und Durchkontaktierungen angeordnet sein . Die ersten und zweiten Umverdrahtungen, beziehungsweise die ersten und zweiten Durchkontaktierungen können einander sehr ähnlich beziehungsweise miteinander identisch sein .

Gemäß einem weiteren Aspekt wird ein Sili ziumsubstrat angegeben, welches mehrere der oben beschriebenen ESD- Schaltungen wie oben beschrieben aufweist . Hierbei werden in einem gemeinsamen Sili ziumsubstrat mehrere ESD-Schaltungen nebeneinander ausgebildet . Das heißt , es können mehrere ESD- Schut zelemente im Sili ziumsubstrat enthalten sein, welche j eweils an einer ersten und einer zweiten Durchkontaktierung mit j e einer ersten und einer zweiten Umverdrahtung angebunden sind .

Gemäß einem weiteren Aspekt kann das oben beschriebene Sili ziumsubstrat für ein MEMS-Mikrof on (Micromechanical System Mikrofon) verwendet werden . Das heißt , das MEMS- Mikrofon kann auf einem Sili ziumsubstrat wie oben beschrieben aufgebaut sein .

Gemäß einem weiteren Aspekt der Erfindung wird ein Verfahren zur Herstellung eines ESD-Schut zelements in einem Sili ziumsubstrat , wie es im Vorausgegangenen beschrieben wurde , angegeben .

Hierbei werden zuerst eingebettete Strukturen eines ESD- Schut zelements im Sili ziumsubstrat mit einem CMOS- ( komplementärer Metall-Oxid-Halbleiter ; „complementary metal- oxide-semiconductor" ) Prozess hergestellt . Die eingebetteten Strukturen des ESD-Schut zelements weisen mindestens eines ausgewählt aus der folgenden Gruppe bestehend aus einer Supressordiode , einem Transistor und einem Thyristor auf . Nach Ausbildung der ESD-Schut zelementstrukturen werden erste Kontaktpads auf einer der Oberfläche des Sili ziumsubstrats erzeugt .

Anschließend werden Öf fnungen für Durchkontaktierungen zwischen einer ersten Oberfläche und einer zweiten Oberfläche des Sili ziumsubstrats im Sili ziumsubstrat erzeugt . Die Öf fnungen können durch Lasern oder Reaktives Tonentief enät zen ( deep reactive ion etching, DRIE ) erzeugt werden . Die Öf fnungen werden so gebildet , dass sie insbesondere von den eingebetteten Strukturen des ESD-Schut zelements räumlich beabstandet sind . Dabei ist die Beabstandung in Erstreckungsrichtung des Sili ziumsubstrats ausgerichtet .

Anschließend werden die Innenwände der Öf fnungen passiviert . Dann werden die Öf fnungen mit einem ersten Metall aufgefüllt um Durchkontaktierungen zu erzeugen . Des Weiteren werden Umverdrahtungen aus einem zweiten Metall zwischen den Durchkontaktierungen und den integrierten Schaltungen des ESD-Schut zelements erzeugt . Das heißt , die Umverdrahtungen verbinden elektrisch die Durchkontaktierungen mit dem ESD- Schut zelement .

Mit der hier beschriebenen Methode kann ein ESD-Schut zelement wie es oben beschrieben wurde , beziehungsweise ein oben beschriebenes Substrat , gefertigt werden .

Das bedeutet , dass in einem späteren Schritt des Herstellungsverfahrens auf der ersten Oberfläche des Sili ziumsubstrats integrierte Schaltungen, wie z . B . AS ICs erzeugt beziehungsweise angeordnet werden können .

Diese integrierten Schaltungen können zum Beispiel gemäß des oben genannten Beispiels Teile eines MEMS-Mikrof ons sein, wie zum Beispiel die Steuerungselektronik .

Gemäß eines weiteren Aspekts des Verfahrens zur Herstellung eines ESD-Schut zelements in einem Sili ziumsubstrat kann das erste Metall Kupfer ( Cu) sein . In diesem Fall kann die Durchkontaktierungen durch Auf füllen der Öf fnungen mit galvanischen Verfahren erfolgen .

Weiterhin können die Umverdrahtungen aus Aluminium (Al ) oder Cu bestehen .

Des Weiteren kann die Passivierung der Innenwände der Öf fnungen vor Ausbildung der Durchkontaktierungen, das heißt vor Auf füllen mit einem ersten Metall , zum Beispiel über Atomic Layer Deposition (ALD-Prozess ) oder über Plasmaätzverfahren ( sukzessives Trockenätzen und Passivieren) passiviert werden . Diese Passivierung über das Plasmaätzverfahren kann während eines DRIE Ätzens geschehen . Das Plasmaätzverfahren kann dementsprechend Teil eines DRIE Prozesses sein .

Gemäß einem weiteren Aspekt des Verfahrens kann in einem weiteren Schritt , bevorzugt bevor integrierte Schaltungen, wie z . B . AS ICs , auf bzw . oberhalb der ersten Oberfläche erzeugt werden, eine Passivierung auf der ersten Oberfläche und auch auf der zweiten Oberfläche erzeugt werden .

Die hier bereitgestellte Passivierung entspricht der Passivierung wie sie weiter oben für das Substrat beschrieben wurde . Sie kann zum Beispiel Sili ziumoxid, bevorzugt aber polymerbasierte Passivierungslagen umfassen oder daraus bestehen .

In oder auf den entsprechenden Passivierungslagen sind UBM- Kontaktpads realisiert , welche mit den Elementen einer integrierten Schaltung oberhalb der ersten Oberfläche in Kontakt stehen können . Im Fall von dünneren Passivierungslagen können sich UBM-Kontaktpads durch die Passivierungslage in Dickenrichtung erstecken und so einen direkten elektrischen Kontakt mit den Durchkontaktierungen ermöglichen . Die UBM-Kontaktpads können mit den Durchkontaktierungen aber auch indirekt in Kontakt stehen . Im Fall von dicken Passivierungslagen können hierbei zusätzliche Umverdrahtungen zu damit indirekt mit den Durchkontaktierungen verbundenen UBM-Kontaktpads hergestellt werden, wie oben beschrieben .

Im Folgenden wird die Erfindung näher anhand beispielhafter Aus führungen beschrieben . Diese beispielhaften Aus führungen sind in den folgenden Figuren dargestellt , welche nicht maßstabsgetreu sind . Abmessungen sowie relative und absolute Dimensionen können somit aus den Figuren nicht entnommen werden . Die Erfindung ist auch nicht auf die folgenden Darstellungen beschränkt .

Figur 1 zeigt ein erstes Aus führungsbeispiel eines Sili ziumsubstrats im schematischen Querschnitt .

Figur 2 zeigt ein zweites Aus führungsbeispiel eines Sili ziumsubstrats im schematischen Querschnitt .

Figur 3 zeigt ein drittes Aus führungsbeispiel eines Sili ziumsubstrats im schematischen Querschnitt .

Figur 4 zeigt ein viertes Aus führungsbeispiel eines Sili ziumsubstrats im schematischen Querschnitt .

Figur 5 zeigt ein MEMS-Mikrophon im schematischen Querschnitt .

Figur 6 zeigt einen schematischen Querschnitt eines AS IC auf einem erfindungsgemäßen Substrat auf einer Leiterplatte .

Figur 7 zeigt einen schematischen Querschnitt eines AS IC auf einem Substrat gemäß dem Stand der Technik vor der gegenwärtigen Erfindung auf einer Leiterplatte .

In Figur 1 ist ein erstes Aus führungsbeispiel eines Sili ziumsubstrats 1 gemäß der gegenwärtigen Erfindung und ist in schematischem Querschnitt gezeigt . Das Sili ziumsubstrat 1 ist hier ein Sili ziumwafer . Jedoch eignet sich grundsätzlich als Sili ziumsubstrat 1 auch j edes andere beliebige Substrat aus Sili zium . Das Sili ziumsubstrat

1 weist eine erste Oberfläche 11 und gegenüber dieser eine zweite Oberfläche 12 auf . Bevorzugt ist die zweite Oberfläche 12 parallel zur ersten Oberfläche ausgerichtet . Die Erstreckungsrichtung des Sili ziumsubstrats 1 ist hier die Richtung parallel zur ersten Oberfläche 11 .

In das Sili ziumsubstrat 1 eingelassen ist ein ESD- Schut zelement 2 . Das ESD-Schut zelement 2 ist im gegenwärtigen Aus führungsbeispiel in direktem Kontakt mit der ersten Oberfläche 11 des Sili ziumsubstrats 1 . Weiterhin ist das ESD- Schut zelement 2 vollständig in das Sili ziumsubstrat 1 eingelassen .

Das ESD-Schut zelement 2 ist von einer ersten Durchkontaktierung 3 beabstandet . Das heißt , das ESD-Schut zelement

2 und die erste Durchkontaktierung 3 haben in Erstreckungsrichtung des Sili ziumsubstrats 1 üblicherweise einen Abstand größer als 0 , sind also räumlich voneinander separiert bzw . beabstandet .

Auch der konkrete Aufbau des ESD-Schut zelements 2 richtet sich nach der Zielanwendung und kann auf diese hin maßgeschneidert werden . Insbesondere sollte eine niedrige Klemmspannung erreicht werden . Die eingebettete Struktur des ESD-Schut zelements 2 ist mindestens eine TVS Diode ( Supressordiode ) , die in das Sili ziumsubstrat eingelassen . Daneben oder alternativ kann ein Transistor oder Thyristor verwendet werden . Für viele Anwendungen wird als eingebettete Struktur des ESD-Schut zelements 2 eine integrierte Schaltung aus der Kombination von Thyristor und Diodenstrukturen bevorzugt . Je nach Anwendung kann die Ausdehnung des ESD- Schut zelements 2 in der Ebene der Erstreckungsrichtung zwischen 50 pm x 50 pm und 300 pm * 300 pm betragen, wobei die Form hier ein Rechteck sin kann, aber nicht auf diese beschränkt ist . Das Substrat kann in der Ebene der Erstreckungsrichtung auch kreis förmig sein . Die Größe richtet sich nach der Spannung eines ESD-Ereignisses gegen das es sich zu schützen gilt . Für üblichen ESD-Schutz gegen Spannungsspit zten von 8 kV bis 30 kV sind Ausdehnungen des ESD-Schut zelements 2 in Erstreckungsrichtung von 100 pm * 100 pm bis 200 pm * 200 pm bevorzugt , wobei auch hier die Form nicht beschränkt ist .

Darüber hinaus kann das ESD-Schut zelement 2 noch mit elektromagnetischen Interferenzschutzstrukturen (EMI-Schutz- strukturen) versehen werden . Als solche können Spulenstrukturen, Dünnfilmwiderstände und/oder Kapazitäten dienen . Insbesondere Kapazitäten werden j edoch bereits schon durch die eingebetteten Struktur des ESD-Schut zelements inhärent eingebracht . Diese müssen also an die Anwendung angepasst werden . Dies spielt insbesondere im Fall von Hochfrequenzdatenleitungen eine wichtige Rolle .

Die erste Durchkontaktierung 3 ist ein Through Silicon Via ( TSV) und erstreckt sich zwischen der ersten Oberfläche 11 und der zweiten Oberfläche 12 . Bevorzugt ist die erste Durchkontaktierung 3 aus einem leitfähigen Metall ( erstes Metall ) , wie z . B . Kupfer gefertigt .

Wie in Figur 1 dargestellt kann die erste Durchkontaktierung 3 konisch sein, und z . B . auf der Seite der ersten Oberfläche 11 dicker sein und auf der Seite der zweiten Oberfläche 12 dünner sein . Alternativ kann die Koni zität auch in entgegengesetzter Richtung verlaufen, also auf der Seite der ersten Oberfläche 11 dünner sein und auf der Seite der zweiten Oberfläche 12 dicker sein . Weiterhin kann die Dicke auch weitgehend gleichmäßig sein . Grundsätzlich kann die Form vom angewandten Herstellungsverfahren abhängen, wie auch unten ausgeführt . Zum Beispiel kann durch Lasern von der Seite der ersten Oberfläche die Koni zität gemäß Figur 1 erreicht werden . Durch Lasern von der Seite der zweiten Oberfläche kann eine dazu umgekehrte Koni zität erreicht werden . Wird ein DRIE-Prozess eingesetzt resultiert eine Form für die erste Durchkontaktierung 3 , welche weitgehend zylindrisch ist , aber zum Beispiel die für DRIE typischen Einbuchtungen aufweisen kann .

Die Grenz fläche zwischen leitfähigem Metall der ersten Durchkontaktierung 3 is bevorzugt mit einer I solationsschicht 30 passiviert , also elektrisch isoliert . Die I solationsschicht 30 ist üblicherweise entlang der gesamten Grenz fläche zwischen erster Durchkontaktierung 3 und Sili ziumsubstrat 1 ausgebildet .

Die elektrische bzw . elektronische Anbindung zwischen ESD Schutzelement 2 und erster Durchkontaktierung 3 erfolgt über eine erste Umverdrahtung 4 . Diese kann zum Beispiel entlang der ersten Oberfläche 11 verlaufen . Hierbei kann die erste Umverdrahtung 4 leicht in die erste Oberfläche 3 eingelassen sein, oder auf dieser verlaufen . Die erste Umverdrahtung 4 kann aus einem beliebigen leitfähigen Metall ( zweitem Metall ) , wie zum Beispiel Aluminium oder Kupfer gefertigt sein .

In Kombination mit dem oben beschriebenen Abstand zwischen

ESD Schutzelement 2 und erster Durchkontaktierung 3 kann über die erste Umverdrahtung 4 die Impedanz der Schaltung und die Ansprechzeit des ESD-Schutzes beeinflusst werden .

Auf der ersten Oberfläche 11 und auf der zweiten Oberfläche 12 ist j eweils eine erste Passivierung 5 bzw . eine zweite Passivierung 5 ' , also j eweils eine elektrisch isolierende und weitgehend inerte Schicht angeordnet . Diese kann grundsätzlich aus einem beliebigen Material gefertigt sein, welches diese Bedingungen erfüllt . Im gegenwärtigen Aus führungsbeispiel besteht sie aus Polymer Passivierungslagen .

Zudem sind auf der ersten Oberfläche 11 und auf der zweiten Oberfläche 12 UBM-Kontaktpads 6 und 6 ' angebracht . Diese sind direkt oberhalb und unterhalb der ersten Durchkontaktierung 3 angeordnet und können zum Beispiel aus dem gleichen Material , wie die erste Durchkontaktierung 3 oder die erste Umverdrahtung 4 bestehen . Die UBM-Kontaktpads 6 und 6 ' können aber außerdem aus den folgenden Metallen umfassend Aluminium, Titan, Kupfer, Nickel , Palladium, Silber, Gold, oder Zinn bestehen oder diese aufweisen . Zum Beispiel kann eines dieser Metalle das Hauptvolumen des UBM-Kontaktpads 6 oder 6 ' bilden, und eines oder mehrere der anderen Metalle als dünne Schicht die Oberfläche des UBM-Kontaktpads 6 oder 6 ' bilden . Die Kontaktpads 6 und 6 ' reichen j eweils durch die obere Passivierungsschicht 5 beziehungsweise durch die untere Passivierungsschicht 5 ' . Sie dienen als Kontaktf läche , um z . B . über Löten integrierte Schaltungen oberhalb der ersten Oberfläche anzubringen, oder um externen Kontakt , wie zum Beispiel für ein Eingangssignal zu gewährleisten . D . h . , befinden sich im Falle einer Anwendung integrierte Schaltungen, wie zum Beispiel AS ICs , direkt auf oder oberhalb des Sili ziumsubstrats können diese über Löt-Bumps an die UBM- Kontakt fläche 6 und somit an die Umverdrahtung 3 elektrisch angeschlossen sein .

Die erste Durchkontaktierung 3 und die damit verbundenen UBM- Kontaktpads 6 und 6 ' können zum Beispiel die Signalleitung eines angeschlossenen elektronischen Bauteils , wie eines AS ICs bilden .

Als Erdung kann ein weiteres beliebig an dem Sili ziumsubstrat angebrachtes zweites UBM-Kontaktpad 62 dienen . Dieses kann ähnlich wie das UBM-Kontaktpad 6 gefertigt sein und steht auf beliebige Art und Weise mit einer geerdeten Leitung in Verbindung .

Hergestellt werden die Komponenten grundsätzlich durch ein beliebiges geeignetes Verfahren . Bevorzugt wird hierbei folgendes Verfahren eingesetzt . Das Sili ziumsubstrat 1 wird auf einer Trägerfolie bereitgestellt . Die eingebetteten Strukturen des ESD-Schut zelements 2 , einschließlich der EMI- Schut zstrukturen können in das Sili ziumsubstrat mit einem CMOS Prozess eingebracht werden . Dann kann eine die Passivierungsschicht 5 auf der ersten Oberfläche 11 zusammen mit der ersten Umverdrahtung 7 erzeugt werden . . Anschließend werden das UBM-Kontaktpad 6 und das zweite UBM-Kontaktpad 62 auf der ersten Oberfläche 11 des Sili ziumsubstrats 1 , z . B . aus Cu mittels fotolithographischer Verfahren erzeugt . Anschließend werden Öf fnungen für die erste Durchkontaktierung 3 zwischen der ersten Oberfläche 11 und einer zweiten Oberfläche 12 des Sili ziumsubstrats 1 durch Lasern oder DRIE erzeugt . Wenn von der Seite der zweiten Oberfläche gelasert wird kann die erste Durchkontaktierung 3 eine umgekehrte Koni zität zu der aus Figur 1 aufweisen . Die Innenwände der Öf fnungen werden entweder durch einen ALD- Prozess oder ein Plasmaätzverfahren passiviert, wodurch die Isolationsschicht 30 der ersten Umverdrahtung 3 erzeugt wird. Das Plasmaätzverfahren kann Teil des DRIE-Verf ährens sein. Anschließend werden die Öffnungen durch ein galvanisches Verfahren mit dem ersten Metall, also dem Metall der Durchkontaktierung 3 befüllt. Anschließend kann das Siliziumsubstrat von der Seite der zweiten Oberfläche her dünngeschliffen werden und anschließend die zweite Passivierungsschicht 5' aufgebracht werden. Des Weiteren wird mit Hilfe von fotolithographischer Strukturierung das UBM- Kontaktpad 6' auf der zweiten Oberfläche 12 ausgebildet. Dieses kann auch über elektrochemische Abscheidung mit Gold- bzw. Nickelschichten versehen werden. Das Siliziumsubstrat 1 kann nun z. B. mit einem Plasmasägeprozess auf die richtige Form und Größe zurecht gesägt werden. Das so bearbeitete Siliziumsubstrat kann von der Trägerfolie abgelöst werden.

Figur 2 zeigt ein zweites Ausführungsbeispiel eines Siliziumsubstrats 1 im schematischen Querschnitt.

Das Siliziumsubstrat 1 entspricht weitgehend dem Siliziumsubstrat 1, wie es in Zusammenhang mit Figur 1 beschrieben wurde. Auch die Herstellung kann analog erfolgen. Es ist hierbei anzumerken, dass eine Isolationsschicht der ersten Durchkontaktierung 3 nicht explizit dargestellt ist, aber bevorzugt ausgebildet ist.

Zusätzlich zu den in Figur 1 gezeigten Komponenten weist das Siliziumsubstrat 1 der zweiten Aus führungs form eine zweite Durchkontaktierung 31 auf. Diese ist bevorzugt ähnlich der ersten Durchkontaktierung 3 gefertigt. An dieser zweiten Durchkontaktierung 31 sind auch Kontaktpads 61 und 61 ' auf der ersten Oberfläche 11 bzw. auf der zweiten Oberfläche 12 angeordnet , ähnlich wie die Kontaktpads 6 und 6 ' an der ersten Durchkontaktierung 3 . Insbesondere kann das Kontaktpad 61 der zweiten Durchkontaktierung 31 das Kontaktpad 62 , wie es in Figur 1 dargestellt ist ersetzen .

Das ESD-Schut zelement 2 ist auch von der zweiten Durchkontaktierung 31 beabstandet , ähnlich, wie von der ersten Durchkontaktierung 3 .

Die zweite Durchkontaktierung 31 ist über eine zweite Umverdrahtung 41 an das ESD-Schut zelement 2 angeschlossen . Die zweite Umverdrahtung 41 ist bevorzugt entsprechend der ersten Umverdrahtung 4 gefertigt .

In einer Anwendung ist bevorzugt entweder die erste Durchkontaktierung 3 oder die zweite Durchkontaktierung 31 eine Signalleitung, z . B . für ein Eingangs- oder Ausgangssignal . Die andere Durchkontaktierung liegt dann bevorzugt auf Masse . Somit kann die Signalleitung gegenüber dieser Masse-Durchkontaktierung über das ESD-Schut zelement geschützt werden .

Die Kombination aus ESD-Schut zelement 2 , erster Durchkontaktierung 3 , erster Umverdrahtung 4 , zweiter Durchkontaktierung 31 und zweiter Umverdrahtung 41 wird als ESD-Schaltung definiert .

Das in Figur 2 gezeigte ' Sili ziumsubstrat 1 eignet sich auch als Zwischenstück, auch Interposer genannt , auf dessen Oberfläche z . B . AS ICs angeordnet werden können .

Figur 3 zeigt ein drittes Aus führungsbeispiel eines Sili ziumsubstrats 1 im schematischen Querschnitt . Das Dritte Aus führungsbeispiel eines Sil ziumsubstrats 1 umfasst aus zwei ESD-Schaltungen, wie sie zu Figur 2 definiert wurden . Diese sind in das gemeinsame Sili ziumsubstrat 1 integriert . Die Strukturen können sich somit weitgehend entsprechen .

Grundsätzlich können aber insbesondere die beiden ESD-Schutz- elemente 2 unterschiedlich sein, da sie verschiedene elektronische Komponenten mit unterschiedliche ESD-Schutz- anf orderungen schützen .

In einem solchen Design kann aber auch der ESD-Schutz einer einzelnen Komponente über eines der beiden ESD-Schut zelemente 2 erfolgen, und ein ESD-Schutz auf Systemebene durch das andere ESD-Schut zelement 2 erfolgen .

Analog ist es möglich eine beliebige Viel zahl von ESD-

Schut zelementen 2 in einem Substrat zu realisieren, also eine Viel zahl von ESD-Schaltungen in ein Substrat zu integrieren .

Figur 4 zeigt eine vierte Aus führung des Sili ziumsubstrats 1 . Hierbei entsprechen alle Strukturen innerhalb des Sili ziumsubstrats 1 denen aus der ersten Aus führung des Moduls , wie es in Figur 3 gezeigt ist .

Im Unterschied zum in Figur 3 gezeigten ersten Modul , sind j edoch im zweiten Modul zusätzliche Umverdrahtungen 7 bzw . 7 ' in die erste bzw . zweite Passivierungsschicht 5 bzw . 5 ' eingebettet .

Die zusätzlichen Umverdrahtungen 7 in der ersten Passivierungsschicht 5 verbinden j eweils eine der beiden zweiten Durchkontaktierungen 31 mit einem UBM-Kontaktpad 61 , welches sich an der Außenseite ( Oberseite ) der ersten Passivierungsschicht 5 befindet . Eine oder beide zusätzlichen Umverdrahtungen 7 , aber insbesondere die zusätzliche Umverdrahtung 7 , welche geerdet ist , kann Anpassungselemente umfassen . Diese können Kapazitäten, Induktivitäten oder Verzögerungselemente umfassen . Das heißt es können z . B . Spulen oder Kondensatoren Teil der zusätzlichen Umverdrahtungen 7 sein . Die Verzögerung bestimmt sich insbesondere über die Länge der zusätzlichen Umverdrahtungen 7 . Das heißt Verzögerungselemente können Elemente seien, die die Leitungslänge der zusätzlichen Umverdrahtungen 7 erhöhen und so einen etwaigen ESD- Impuls verzögern können .

In der zweiten Passivierungsschicht 5 ' an der Unterseite des Substrats verbindet eine zusätzliche Umverdrahtung 7 ' eine der zweiten Durchkontaktierungen 31 mit einem UBM-Kontaktpad 61 ' welches direkt an der anderen zweiten Durchkontaktierung 31 , ähnlich wie die UBM-Kontaktpads in den vorausgegangenen Beispielen, angeordnet ist .

Eine weitere zusätzliche Umverdrahtung 7 ' in der zweiten Passivierungsschicht 5 ' verbindet eine der ersten Durchkontaktierungen 3 mit einem weiteren UBM-Kontaktpad 6 ' .

Ähnlich, wie im vorausgegangen Beispiel können z . B . entweder die ersten oder zweiten Durchkontaktierungen auf Masse liegen und die beiden anderen j eweils eine Signalleitung bilden oder mit einer Signalleitung verbunden sein .

Figur 5 zeigt ein MEMS Mikrophon 100 als ein mögliches Anwendungsbeispiel der Erfindung . Das MEMS Mikrophon 100 weist das Substrat 101 auf. Das Substrat 101 kann dem Siliziumsubstrat 1, wie es zu den zuvor gezeigten Figuren 1-5 beschrieben wurde, entsprechen, bzw. das Siliziumsubstrat 1 ist Teil des Substrats 101. Das heißt, in dem hier als Siliziumsubstrat 1 markierten Bereich sind zum Beispiel eine oder mehrere ESD-Schaltungen vorhanden, wie sie z. B. zu Figur 2 beschrieben wurden.

Der oder die in den ESD-Schaltungen enthaltenen ESD-

Schut zelemente schützen Komponenten und/oder gewährleisten einen ESD Schutz auf Systemebene für ein ASIC 102 des MEMS Mikrophones 100, welches auf dem Substrat 101 bzw. oberhalb des Substrats 101 angeordnet ist.

Der ASIC 102 kann beispielshalber über Löt-Bumps an UBM- Kontaktpads (nicht dargestellt) bzw. an damit verbundenen Durchkontaktierungen, wie sie in den vorausgegangen Beispielen beschrieben wurden, elektronisch angeschlossen sein .

Weitere Komponenten des MEMS Mikrophons umfassen z. B. Die Schallöffnung 103 im Substrat 101, die Membran 104, die Rückplatte (statische Kondensatorplatte) 105, sowie die hintere Kammer 106, die das Rückvolumen des MEMS Mikrofons bildet .

Bevorzugt ist auf den Komponenten eine Umfolierung 107 aus einer Polymerfolie angebracht. Die Umfolierung 107 unterscheidet sich von den Passivierungslagen, wie sie zu Figur 1 beschrieben wurden. Abgeschlossen können die MEMS- Komponenten z. B. durch eine Metallabdeckung 108 werden. Eine weitere Anwendung des Substrats 1 gemäß der Erfindung ist in Figur 6 dargestellt .

Figur 6 zeigt eine Leiterplatte ( Printed Circuit Board, PCB ) 52 auf der mehrere elektronische Komponenten 53 angeordnet sind .

Zudem ist auf der Leiterplatte 52 das erfindungsgemäße Sili ziumsubstrat 1 , hier in der Funktion als Interposer, angebracht . Das Sili ziumsubstrat 1 kann wie dargestellt dem aus Figur 3 entsprechen, aber alternativ auch den anderen hier beschriebenen Aus führungs formen entsprechen .

Insbesondere sind mehrere ESD-Schut zelemente 2 in das Sili ziumsubstrat 1 integriert .

Auf dem Sili ziumsubstrat 1 ist ein AS IC 50 angebracht . Dieses AS IC 50 weist zum Beispiel eigene zusätzliche ESD-

Schut zstrukturen 51 auf . Diese sind bevorzugt individuelle Schutzstrukturen eines oder mehrerer Komponenten des AS IC .

Somit kann darauf abgestimmt eines der ESD-Schut zelemente 1 einen ESD-Schutz auf Systemebene bereitstellen .

Die Anbindung zwischen den verschiedenen Komponenten kann durch Löt-Bumps 32 erfolgen, welche auf den UBM-Kontaktpads angebracht sind .

Figur 7 zeigt eine ESD-Schut zkonfiguration auf einer Leiterplatte 52 gemäß dem Stand der Technik vor der gegenwärtigen Erfindung . Das nicht erfindungsgemäße ESD-Schut zelement 2 ' ist hierbei in On-Board Konfiguration auf einem nicht erfindungsgemäßen Substrat 1 ' angeordnet . Das ESD-Schut zelement 2 ' nimmt somit neben den zu schützenden Strukturen (AS IC 50 ) zusätzlichen Platz in Anspruch .

Dies kann, wie am Vergleich mit der erfindungsgemäßen Darstellung in Figur 6 deutlich wird, die Zahl an Komponenten auf der Leiterplatte , also die Integrationsdichte , verringern . Anders ausgedrückt , die gegenwärtige Erfindung ermöglicht eine höhere Integrationsdichte .

Bezugs zeichenliste :

1 Sili ziumsubstrat

1 ' nicht erfindungsgemäßes Substrat

2 ESD-Schut zelement

2 ' nicht erfindungsgemäßes On-Board ESD-Schut zelement

3 erste Durchkontaktierung

4 erste Umverdrahtung

5 erste Passivierungsschicht

5 ' zweite Passivierungsschicht

6 , 6 ' UBM-Kontaktpads der ersten Durchkontaktierung

7 , 7 ' zusätzliche Umverdrahtungen

11 erste Oberfläche

12 zweite Oberfläche

30 I solationsschicht der ersten Umverdrahtung

31 zweite Durchkontaktierung

32 Löt-Bump

41 zweite Umverdrahtung

50 AS IC

51 ESD-Schut zstrukturen des AS IC

52 Leiterplatte

61 , 61 ' UBM-Kontaktpads der zweiten Durchkontaktierung

62 zweites UBM-Kontaktpad

100 MEMS Mikrophon

101 Substrat des MEMS Mikrophons

102 AS IC des MEMS Mikrophons

103 Schallöf fnung

104 Membran

105 Rückplatte

106 hintere Kammer

107 Umfolierung

108 Metallabdeckung