Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
THIN FILM TRANSISTOR, MASK PLATE FOR MANUFACTURING THEREOF, ARRAY SUBSTRATE AND DISPLAY DEVICE
Document Type and Number:
WIPO Patent Application WO/2013/149477
Kind Code:
A1
Abstract:
A thin film transistor, a mask plate for manufacturing thereof, an array substrate and a display device are provided. A channel of the thin film transistor is prepared by a single slit gray mask plate. The channel of the thin film transistor has a bending section (B) and an extending section (A) on both sides of the bending section (B), and the channel width of the bending section (B) is larger than that of the extending section (A).

Inventors:
CHOI SEUNGJIN (CN)
YOO SEONGYEOL (CN)
SONG YOUNGSUK (CN)
Application Number:
PCT/CN2012/086066
Publication Date:
October 10, 2013
Filing Date:
December 06, 2012
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
BOE TECHNOLOGY GROUP CO LTD (CN)
International Classes:
H01L29/786; G03F1/00; H01L29/10
Foreign References:
US20110156046A12011-06-30
CN101598894B2011-07-27
US7445970B22008-11-04
US20080135846A12008-06-12
CN101387825B2011-04-06
CN102655175A2012-09-05
Other References:
See also references of EP 2677543A4
Attorney, Agent or Firm:
LIU, SHEN & ASSOCIATES (CN)
北京市柳沈律师事务所 (CN)
Download PDF:
Claims:
权利要求书

1、一种薄膜晶体管,所述薄膜晶体管的沟道通过单缝隙灰度掩模板制得, 其中所述薄膜晶体管的沟道具有弯折部和位于弯折部两侧的延伸部, 并且所 述弯折部的沟道宽度大于所述延伸部的沟道宽度。

2、根据权利要求 1所述的薄膜晶体管,其中所述薄膜晶体管还具有源极 和漏极, 所述沟道位于所述源极和所述漏极之间, 并且在所述弯折部处所述 源极形成为沿着朝漏极方向的相反方向凹陷进去。

3、根据权利要求 1所述的薄膜晶体管,其中所述薄膜晶体管还具有源极 和漏极, 所述沟道位于所述源极和所述漏极之间, 并且在所述弯折部处所述 漏极形成为沿着朝源极方向的相反方向凹陷进去。

4、根据权利要求 2或 3所述的薄膜晶体管, 所述凹陷部分为矩形、半圓 形或半椭圓形。

5、根据权利要求 1所述的薄膜晶体管,其中所述沟道的宽度在 2μπι ~6μπι 之间

6、 根据权利要求 1 所述的薄膜晶体管, 其中所述弯折部的沟道宽度在 3μπι~6μπι之间。

7、 根据权利要求 1 所述的薄膜晶体管, 其中所述延伸部的沟道宽度在 2μπι~3.5μπι之间。

8、一种制备薄膜晶体管的掩模板,所述掩模板具有与薄膜晶体管的沟道 相对应的单缝隙, 所述单缝隙具有弯折部和位于弯折部两侧的延伸部, 并且 所述弯折部的缝隙宽度大于延伸部的缝隙宽度。

9、根据权利要求 8所述的用于制备薄膜晶体管的掩模板,其中所述掩模 板还具有与薄膜晶体管的源极相对应的第一区域和与薄膜晶体管的漏极相对 应的第二区域, 与薄膜晶体管的沟道相对应的所述缝隙位于所述第一区域和 第二区域之间, 并且在所述弯折部处所述第一区域形成为沿着朝第二区域方 向的相反方向凹陷进去。

10、 根据权利要求 8所述的用于制备薄膜晶体管的掩模板, 其中所述掩 模板还具有与薄膜晶体管的源极相对应的第一区域和与薄膜晶体管的漏极相 对应的第二区域, 与薄膜晶体管的沟道相对应的所述缝隙位于所述第一区域 和第二区域之间, 并且在所述弯折部处所述第二区域形成为沿着朝第一区域 方向的相反方向凹陷进去。

11、根据权利要求 9或 10所述的用于制备薄膜晶体管的掩模板,其中所 述凹陷部分为矩形、 半圓形或半椭圓形。

12、根据权利要求 9或 10所述的用于制备薄膜晶体管的掩模板,其中所 述第一区域和所述第二区域为不透光区域。

13、 根据权利要求 8所述的用于制备薄膜晶体管的掩模板, 其中所述缝 隙的宽度在 1 μπ!〜 5 μπι之间。

14、 根据权利要求 8所述的用于制备薄膜晶体管的掩模板, 其中所述弯 折部的缝隙宽度在 2.5μπ!〜 5μπι之间。

15、 根据权利要求 8所述的用于制备薄膜晶体管的掩模板, 其中所述延 伸部的缝隙宽度在 Ιμπ!〜 4μπι之间。

16、 一种阵列基板, 该阵列基板包括如权利要求 1所述薄膜晶体管。

17、 一种显示装置, 该显示装置包括如权利要求 1所述的薄膜晶体管。

Description:
薄膜晶体管、 制备该薄膜晶体管的掩模板、 阵列基板及显示装置 技术领域

本发明的实施例涉及薄膜晶体管( Thin Film Transistor, 简称 TFT ) , 制 备该薄膜晶体管的掩模板、 阵列基板及显示装置。 背景技术

在平板显示领域, 薄膜晶体管是制作显示器件的关键器件。 需要不断地 改善薄膜晶体管的特性来实现更好的显示品质 。减小 TFT的沟道宽度以实现 更好的器件特性是研究的趋势之一。 目前, 常使用 SSM ( Single Slit Mask, 单缝隙掩模板)来制造宽度为 4μπι以下的 TFT沟道。 图 1为传统技术中利 用 SSM所制造的 TFT沟道的结构示意图。 如图 1所示, TFT沟道位于源极 1和漏极 2之间并具有 U型结构,该 U型结构包括弯折部 Β和位于弯折部 Β 两侧的延伸部 Α。 弯折部 Β和延伸部 Α中的沟道宽度均为 L。 当形成宽度 L 为 3~3.5μπι的沟道时, 弯折部 Β的透过率相较于延伸部 Α会有所降低, 这 样沟道弯折部 B在曝光时容易发生透过率下降,导致光刻胶不 被完全去除, 使得构图工艺后弯折部 B的源漏极产生短路不良。 发明内容

根据本发明的一个实施例, 提供一种薄膜晶体管。 该薄膜晶体管的沟道 通过单缝隙灰度掩模板制得, 该薄膜晶体管的沟道具有弯折部和位于弯折部 两侧的延伸部, 并且弯折部的沟道宽度大于延伸部的沟道宽度 。

根据本发明的另一个实施例, 提供一种制备薄膜晶体管的掩模板。 该掩 模板具有与薄膜晶体管的沟道相对应的单缝隙 , 该单缝隙具有弯折部和位于 弯折部两侧的延伸部, 并且弯折部的缝隙宽度大于延伸部的缝隙宽度 。

根据本发明的另一个实施例, 提供一种阵列基板。 该阵列基板包括如上 所述的薄膜晶体管。

根据本发明的再一个实施例, 提供一种显示装置。 该显示装置包括如上 所述的薄膜晶体管。 附图说明

为了更清楚地说明本发明实施例的技术方案, 下面将对实施例的附图作 简单地介绍,显而易见地,下面描述中的附图 仅仅涉及本发明的一些实施例, 而非对本发明的限制。

图 1为传统技术中利用 SSM所制造的 TFT沟道的结构示意图; 图 2-4为根据本发明实施例的制备 TFT的掩模板的结构示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚, 下面将结合本发 明实施例的附图,对本发明实施例的技术方案 进行清楚、 完整地描述。显然, 所描述的实施例是本发明的一部分实施例, 而不是全部的实施例。 基于所描 述的本发明的实施例, 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例, 都属于本发明保护的范围。

实施例 1

本实施例提供一种用于制备薄膜晶体管的掩模 板。 如图 2所示, 该掩模 板具有与薄膜晶体管的沟道相对应的单缝隙, 该单缝隙具有弯折部 B和位于 弯折部 B两侧的延伸部 A, 弯折部 B的缝隙宽度大于延伸部 A的缝隙宽度。

例如, 如图 2所示, 上述缝隙形成为 U形。

例如, 上述缝隙的宽度形成为在 Ιμπ!〜 5μπι之间。

该掩模板还具有与 TFT的源极相对应的第一区域 1和与 TFT的漏极相 对应的第二区域 2。 与薄膜晶体管的沟道相对应的缝隙位于该第一 区域 1和 第二区域 2之间。 第一区域 1和第二区域 2为不透光区域。 为了使弯折部 Β 的缝隙宽度大于延伸部 Α的缝隙宽度, 在缝隙的弯折部 B处, 第一区域 1 形成为沿着朝第二区域 2方向的相反方向凹陷进去。 如图 2所示, 凹陷部分 的形状为矩形。 如图 3所示, 凹陷部分的形状为半圓形。 此外, 凹陷部分的 形状还可以是半椭圓形。 然而, 凹陷部分的形状并不局限于矩形、 半圓形、 半椭圓形。

优选地, 弯折部 B的缝隙宽度形成在 2.5μπι~5μπι之间。 该尺寸比目前 通常釆用的尺寸大,由此在制作薄膜晶体管时 ,可以提高弯折部 Β的透光率, 从而可以避免弯折部 Β处容易出现沟道不良的问题。 更优选地, 弯折部 Β的 缝隙宽度在 4μπι以下, 这是因为当薄膜晶体管的沟道宽度在 4μπι以下时特 性会更好。

优选地, 延伸部 Α的缝隙宽度形成在 1 μπι~4μπι之间。 该部分的缝隙宽 度可以根据产品性能的需要来选择。

利用上述掩模板, 在制得的薄膜晶体管的沟道达到最短的同时能 够防止 沟道不良的出现。 因此, 能够在提高 TFT的性能的同时提高产品的良率。

实施例 2

本实施例提供一种用于制备薄膜晶体管的掩模 板。 如图 4所示, 该掩模 板具有与薄膜晶体管的沟道相对应的单缝隙, 该单缝隙具有弯折部 Β和位于 弯折部 Β两侧的延伸部 Α, 弯折部 Β的缝隙宽度大于延伸部 Α的缝隙宽度。

例如, 如图 2所示, 上述缝隙形成为 U形。

例如, 上述缝隙的宽度形成为在 Ιμπ!〜 5μπι之间。

该掩模板还具有与 TFT的源极相对应的第一区域 1和与 TFT的漏极相 对应的第二区域 2。 与薄膜晶体管的沟道相对应的缝隙位于该第一 区域 1和 第二区域 2之间。 第一区域 1和第二区域 2为不透光区域。 为了使弯折部 Β 的缝隙宽度大于延伸部 Α的缝隙宽度, 在缝隙的弯折部 B, 第二区域 2形成 为沿着朝第一区域 1方向的相反方向凹陷进去。 凹陷部分的形状可以形成为 矩形、 半圓形、 半椭圓形等。 如图 4所示, 弯折部 B的缝隙宽度比延伸部 A 的缝隙宽度要大, 这样可以提高弯折部 B的光透过率。

优选地, 弯折部 B的缝隙宽度形成在 2.5μπι~5μπι之间。 该尺寸比目前 通常釆用的尺寸大,由此在制作薄膜晶体管时 ,可以提高弯折部 Β的透光率, 从而可以避免弯折部 Β处容易出现沟道不良的问题。 更优选地, 弯折部 Β的 缝隙宽度在 4μπι以下, 这是因为当薄膜晶体管的沟道宽度在 4μπι以下时特 性会更好。

优选地, 延伸部 Α的缝隙宽度形成在 1 μπι~4μπι之间。 该部分的缝隙宽 度可以根据产品性能的需要来选择。

利用上述掩模板, 在制得的薄膜晶体管的沟道达到最短的同时能 够防止 沟道不良的出现。 因此, 能够在提高 TFT的性能的同时提高产品的良率。

实施例 3

本实施例提供一种薄膜晶体管, 该薄膜晶体管的沟道通过单缝隙灰度掩 模板制得, 该薄膜晶体管的沟道的宽度在 2μπι~6μπι之间。

根据本实施例的薄膜晶体管的沟道具有弯折部 Β和位于弯折部 Β两侧的 延伸部 Α, 弯折部 Β的沟道宽度大于延伸部 Α的沟道宽度。

例如, 本实施例的薄膜晶体管的沟道形成为 U形。

根据本实施例的薄膜晶体管还具有源极部分和 漏极部分, 沟道位于源极 部分和漏极部分之间。 在沟道的弯折部 B, 源极部分形成为沿着朝漏极方向 的相反方向凹陷进去, 从而弯折部 B的沟道宽度可以变大。 凹陷部分的形状 可以为矩形、 半圓形、 半椭圓形等, 但不限于此。 凹陷部分为矩形的沟道可 以通过图 2所示的掩模板制得, 凹陷部分为半圓形的沟道可以通过图 3所示 的掩模板制得。

优选地, 弯折部 B的沟道宽度形成在 3 μπι~6μπι之间。

优选地, 延伸部 Α的沟道宽度形成在 2μπι~2.5μπι之间。 该部分的沟道 宽度可以根据产品性能的需要来选择。

在根据本实施例的薄膜晶体管中, 在达到沟道最短的同时能够防止沟道 不良的出现。 因此, 能够在提高 TFT的性能的同时提高产品的良率。

实施例 4

本实施例提供一种薄膜晶体管, 该薄膜晶体管的沟道通过单缝隙灰度掩 模板制得, 该薄膜晶体管的沟道的宽度在 2μπι~6μπι之间。

根据本实施例的薄膜晶体管的沟道具有弯折部 Β和位于弯折部 Β两侧的 延伸部 Α, 弯折部 Β的沟道宽度大于延伸部 Α的沟道宽度。

例如, 本实施例的薄膜晶体管的沟道形成为 U形。

根据本实施例的薄膜晶体管还具有源极部分和 漏极部分, 沟道位于源极 部分和漏极部分之间。 在沟道的弯折部 B, 漏极部分形成为沿着朝源极方向 的相反方向凹陷进去, 从而弯折部 B的沟道宽度可以变大。 凹陷部分的形状 可以为矩形、 半圓形、 半椭圓形等, 但不限于此。 凹陷部分为半椭圓形的沟 道可以通过图 4所示的掩模板制得。

优选地, 弯折部 B的沟道宽度形成在 3 μπι~6μπι之间。

优选地, 延伸部 Α的沟道宽度形成在 2μπι~2.5μπι之间。 该部分的沟道 宽度可以根据产品性能的需要来选择。

在根据本实施例的薄膜晶体管中, 在达到沟道最短的同时能够防止沟道 不良的出现。 因此, 能够在提高 TFT的性能的同时提高产品的良率。

实施例 5

本实施例提供一种利用实施例 1的掩模板来制备实施例 3的薄膜晶体管 的制备方法, 该方法包括如下步骤:

步骤 S1 : 在基板上形成导电的栅极金属层, 通过第一次构图工艺在基板 上形成栅极; 然后在栅极上方形成栅绝缘层; 接下来在栅绝缘层上形成半导 体层和源漏极金属层。

步骤 S2:利用上述实施例 1所提供的单缝隙灰度掩模板进行第二次构图 工艺,对所述源漏极金属层和所述半导体层进 行图案化以形成有源层、源极、 漏极和沟道。

在源漏极金属层上涂覆一层光刻胶, 利用实施例 1所提供的单缝隙灰度 掩模板进行曝光, 形成对应源极和漏极的光刻胶完全保留区域, 对应薄膜晶 体管沟道区域的光刻胶部分保留区域, 以及对应其他区域的光刻胶完全除去 区域。刻蚀掉光刻胶完全除去区域的源漏极金 属层和半导体层,形成有源层。 通过灰化工艺去除薄膜晶体管沟道区域的光刻 胶。 刻蚀掉薄膜晶体管沟道区 域的源漏极金属层, 以形成源极、 漏极和薄膜晶体管沟道。 去除剩余的光刻 胶, 得到薄膜晶体管。

在该步骤中, 由于受曝光、 显影及刻蚀工艺的工艺裕度 ( margin ) 的影 响, 所述掩模板的缝隙尺寸与最终形成的薄膜晶体 管的沟道尺寸可能不会完 全一致,这属于合理的工艺误差。例如,所述 掩模板的缝隙的宽度在 1 μπι~5μπι 之间, 所述薄膜晶体管的沟道的宽度在 2μπ!〜 6μπι之间。

在本实施例中, 各层状结构可以通过旋涂、 沉积、 溅镀等工艺形成, 且 可以釆用常规的光刻、 印刷等进行构图工艺。

实施例 6

本实施例提供一种利用实施例 2的掩模板来制备实施例 4的薄膜晶体管 的制备方法, 该方法包括如下步骤:

步骤 S1 : 在基板上形成导电的栅极金属层, 通过第一次构图工艺在基板 上形成栅极; 然后在栅极上方形成栅绝缘层; 接下来在栅绝缘层上形成半导 体层和源漏极金属层。

步骤 S2:利用上述实施例 2所提供的单缝隙灰度掩模板进行第二次构图 工艺,对所述源漏极金属层和所述半导体层进 行图案化以形成有源层、源极、 漏极和沟道。

在源漏极金属层上涂覆一层光刻胶, 利用实施例 2所提供的单缝隙灰度 掩模板进行曝光, 形成对应源极和漏极的光刻胶完全保留区域, 对应薄膜晶 体管沟道的光刻胶部分保留区域,以及对应其 他区域的光刻胶完全除去区域。 刻蚀掉光刻胶完全除去区域的源漏极金属层和 半导体有源层, 形成有源层。 通过灰化工艺去除薄膜晶体管沟道区域的光刻 胶。 刻蚀掉薄膜晶体管沟道区 域的源漏极金属层, 以形成源极、 漏极和薄膜晶体管沟道。 去除剩余的光刻 胶, 得到薄膜晶体管。

在该步骤中, 由于受曝光、 显影及刻蚀工艺的工艺裕度(margin ) 的影 响, 所述掩模板的缝隙尺寸与最终形成的薄膜晶体 管的沟道尺寸可能不会完 全一致,这属于合理的工艺误差。例如,所述 掩模板的缝隙的宽度在 1 μπι~5μπι 之间, 所述薄膜晶体管的沟道的宽度在 2μπ!〜 6μπι之间。

在本实施例中, 各层状结构可以通过旋涂、 沉积、 溅镀等工艺形成, 且 可以釆用常规的光刻、 印刷等进行构图工艺。

同时, 本发明还提供一种阵列基板, 该阵列基板包括上述实施例中的任 一种薄膜晶体管。

此外, 本发明还提供一种显示装置, 所述显示装置包括上述实施例中的 任一种薄膜晶体管。 所述显示装置可以为液晶面板、 电子纸、 OLED面板、 液晶电视、 液晶显示器、 数码相框、 手机、 平板电脑等任何具有显示功能的 产品或部件。

以上所述仅是本发明的示范性实施方式, 而非用于限制本发明的保护范 围, 本发明的保护范围由所附的权利要求确定。