Title:
ＴＦＴアレイ基板の製造方法
Document Type and Number:
Japanese Patent JP2015505168
Kind Code:
A
Abstract:
ＴＦＴアレイ基板の製造方法を提供する。パターニング工程によって、基板（１）上に、金属酸化物半導体層（３）、エッチングストップ層（４）、ソース電極（７）、データライン、ドレイン電極（６）、画素電極（５）、ゲート絶縁層（８）、接触ビアホール、ゲート電極（９）及びゲート走査線をそれぞれ形成するステップを備え、上記金属酸化物半導体層（３）及びエッチングストップ層（４）は、１回のパターニング工程によって形成され、上記ソース電極（７）、ドレイン電極（６）、画素電極（５）及びデータラインは、１回のパターニング工程によって形成される。
Inventors:
▲劉▼ 翔
薛 建▲設▼
薛 建▲設▼
Application Number:
JP2014551500A
Publication Date:
February 16, 2015
Filing Date:
December 10, 2012
Export Citation:
Assignee:
京東方科技集團股▲ふん▼有限公司
International Classes:
H01L21/336; G09F9/30; H01L29/786
Domestic Patent References:
| JP2008205469A | 2008-09-04 | |||
| JP2010191421A | 2010-09-02 | |||
| JP2009099953A | 2009-05-07 | |||
| JP2009141002A | 2009-06-25 |
Foreign References:
| US20110175088A1 | 2011-07-21 |
Attorney, Agent or Firm:
Yasuhiko Murayama
Takashi Watanabe
Shinya Jitsuhiro
Takashi Watanabe
Shinya Jitsuhiro