Title:
デバイス処理のための半導体オンダイヤモンドウェハのマウンティング
Document Type and Number:
Japanese Patent JP2018538684
Kind Code:
A
Abstract:
本発明は、半導体オンダイヤモンドオンキャリア基板ウェハを開示する。半導体オンダイヤモンドオンキャリア基板ウェハは、ダイヤモンド側と半導体側を有する半導体オンダイヤモンドウェハと、半導体オンダイヤモンドウェハのダイヤモンド側に配置され、かつ、ダイヤモンドよりも低い熱膨張係数（ＣＴＥ）を有する少なくとも１つの層を含むキャリア基板と、半導体オンダイヤモンドウェハにキャリア基板を接合するために半導体オンダイヤモンドウェハのダイヤモンド側とキャリア基板との間に配置された接着層と、を含む。半導体オンダイヤモンドオンキャリア基板ウェハは、合計厚さ変動が４０μｍ以下、ウェハの反りが１００μｍ以下、ウェハの歪みが４０μｍ以下である特性を有する。
More Like This:
| JP2014060388 | INTEGRATED TOOL FOR SEMICONDUCTOR PRODUCTION |
| JP2012222080 | SUBSTRATE PROCESSING SYSTEM |
| JPS5860556 | PREPARATION OF SEMICONDUCTOR DEVICE |
Inventors:
Francis, daniel
Frank, Frank Yantis
Pearson, Michael Ian
Frank, Frank Yantis
Pearson, Michael Ian
Application Number:
JP2018520172A
Publication Date:
December 27, 2018
Filing Date:
November 10, 2016
Export Citation:
Assignee:
RF FIC Corporation
International Classes:
H01L21/02
Domestic Patent References:
| JP2015522213A | 2015-08-03 | |||
| JP2013236016A | 2013-11-21 | |||
| JPH11145437A | 1999-05-28 | |||
| JP2010251978A | 2010-11-04 |
Attorney, Agent or Firm:
Tadashige Ito
Tadahiko Ito
Shinsuke Onuki
Tadahiko Ito
Shinsuke Onuki