Title:
ジピリジル系レベリング剤によるマイクロエレクトロニクスにおける銅の電子沈積
Document Type and Number:
Japanese Patent JP5620397
Kind Code:
B2
Abstract:
A method and composition for metallizing a via feature in a semiconductor integrated circuit device substrate, using a leveler compound which is a dipyridyl compound.
Inventors:
パネカッシオ，ビンセント
リン，シュアン
ハーチュビス，リチャード
チェン，チンユン
リン，シュアン
ハーチュビス，リチャード
チェン，チンユン
Application Number:
JP2011538634A
Publication Date:
November 05, 2014
Filing Date:
November 19, 2009
Export Citation:
Assignee:
エンソン インコーポレイテッド
International Classes:
H01L21/288; C25D3/38; C25D7/12; H01L21/3205; H01L21/768; H01L23/522
Attorney, Agent or Firm:
Teruo Akimoto