Title:
差動コンパレータ回路、テストヘッド、及び試験装置
Document Type and Number:
Japanese Patent JPWO2006019007
Kind Code:
A1
Abstract:
非反転信号及び反転信号を含む差動信号を出力する被試験デバイスを試験する試験装置に搭載される差動コンパレータ回路であって、非反転信号と反転信号との差分を示す差分信号を算出して出力する差動信号引算回路と、被試験デバイスのグランド電位に基づいて生成された第１比較電圧と被試験デバイスのグランド電位に基づいて生成された基準電圧との差分を示す第１閾値電圧を算出して出力する第１閾値引算回路と、差分信号と第１閾値電圧とを比較して比較結果を出力する第１比較回路とを備える。
Inventors:
Toshiaki Awaji
Takashi Sekino
Takashi Sekino
Application Number:
JP2006531634A
Publication Date:
May 08, 2008
Filing Date:
August 08, 2005
Export Citation:
Assignee:
Advantest Corporation
International Classes:
H03K5/08; G01R19/165; G01R31/28
Domestic Patent References:
| JP2000252800A | 2000-09-14 | |||
| JP2002208843A | 2002-07-26 | |||
| JP2000252800A | 2000-09-14 | |||
| JP2002208843A | 2002-07-26 |
Attorney, Agent or Firm:
Akihiro Ryuka
Previous Patent: 金属酸化物ゾルの製造方法
Next Patent: REDUNDANCY PROGRAM CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE
Next Patent: REDUNDANCY PROGRAM CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE