Title:
半導体装置およびその製造方法
Document Type and Number:
Japanese Patent JPWO2006068027
Kind Code:
A1
Abstract:
半導体装置は、第１の導電型の第１の素子領域にゲート絶縁膜を介して形成され、下部多結晶半導体層と上部多結晶半導体層を順次積層した積層構造を有し、前記第２の導電型にドープされた第１の多結晶半導体ゲート電極構造と、前記第２の導電型の第２の素子領域にゲート絶縁膜を介して形成され、下部多結晶半導体層と上部多結晶半導体層を準じ積層した積層構造を有し、前記第１の導電型にドープされた第２の多結晶半導体ゲート電極構造と、前記第１の素子領域中、前記第１のゲート電極構造の両側に形成された、前記第２の導電型を有する一対の拡散領域と、前記第２の素子領域中、前記第２のゲート電極構造の両側に形成された、前記第１の導電型を有する一対の拡散領域と、よりなり、前記第１および第２の多結晶半導体ゲート電極構造の各々において、前記下部多結晶半導体層を構成する半導体結晶粒は、前記上部多結晶半導体層を構成する半導体結晶粒よりも小さな粒径を有し、前記第１および第２の多結晶半導体ゲート電極構造の各々において、前記下部多結晶半導体層は、前記上部多結晶半導体層のドーパント濃度以上のドーパント濃度を有する。
Inventors:
Shinichi Kawai
Takashi Saiki
Naoyoshi Tamura
Takashi Saiki
Naoyoshi Tamura
Application Number:
JP2006548906A
Publication Date:
June 12, 2008
Filing Date:
December 15, 2005
Export Citation:
Assignee:
富士通株式会社
International Classes:
H01L27/092; H01L21/8238; H01L29/423; H01L29/49; H01L29/78
Attorney, Agent or Firm:
Tadahiko Ito