Title:
情報処理装置、情報処理システム
Document Type and Number:
Japanese Patent JPWO2016139774
Kind Code:
A1
Abstract:
障害発生時のメモリダンプの取得処理にかかる時間を短縮する。情報処理装置は、プロセッサ、第１の記憶部、制御部、第２の記憶部を備える。第１の記憶部は、プロセッサの主記憶として機能する。制御部は、プロセッサからの第１の記憶部への第１のアクセスと、第１のアクセスと同期せずに実行される第１の記憶部への第２のアクセスと、メモリダンプの取得に関する処理と、を制御する。第２の記憶部は、第２のアクセスの際に、制御部の指示により、第１の記憶部に記憶されているデータのメモリダンプを記憶する。
More Like This:
| JPS59154558 | WARNING DISPLAY METHOD OF PROCESS |
| WO/2018/100422 | CONTROL OF REDUNDANT PROCESSING UNITS |
| WO/2022/225538 | STORAGE ARRAY ERROR MITIGATION |
Inventors:
Hashiguchi Shinya
Application Number:
JP2017503272A
Publication Date:
December 14, 2017
Filing Date:
March 04, 2015
Export Citation:
Assignee:
富士通株式会社
International Classes:
G06F11/07; G06F11/10
Attorney, Agent or Firm:
Yoshiyuki Osuga
virtue Tamio Ei
virtue Tamio Ei