Title:
高速プログラマブルクロック分周器
Document Type and Number:
Japanese Patent JP2018526940
Kind Code:
A
Abstract:
プログラマブル分周比（Ｎ）によって入力クロック信号（ＣＬＫｉｎ）を分周するためのシステムおよび方法は、分周比（Ｎ）の値から独立している、入力クロック信号から出力クロック信号までの遅延を伴い、分周比の値から独立している５０％である出力クロック信号のデューティサイクルを伴う、出力クロック信号（ＣＬＫｄｉｖ）を生成できる。例示的なプログラマブルクロック分周器（４５）は、分周比を法としてカウントするカウント信号（Ｃｏｕｎｔ）を生成するモジュロＮカウンタ（２２０）と、出力クロック信号のレートの半分（ＣＬＫｄｉｖの１／２）でトグルする共通ハーフレートクロック信号（ＨＲＣＬＫｃｏｍ）、偶数ハーフレートクロック信号（ＨＲＣＬＫｅｖｅｎ）、および奇数ハーフレートクロック信号（ＨＲＣＬＫｏｄｄ）を生成するハーフレートクロック信号生成器（２３０）とを含む。共通ハーフレートクロック信号、偶数ハーフレートクロック信号、および奇数ハーフレートクロック信号は、出力クロック信号を生成するために組み合わされる（Ｘまたは２４２、２４１）。【選択図】図２
More Like This:
| JPS613527 | TIMING SIGNAL GENERATING CIRCUIT |
| JPH0955654 | CARRY LOOKAHEAD TYPE BINARY COUNTER |
Inventors:
Agrawal, Neha
Mohammad, Sajin
Li, Chorkyu
Mohammad, Sajin
Li, Chorkyu
Application Number:
JP2018513481A
Publication Date:
September 13, 2018
Filing Date:
August 10, 2016
Export Citation:
Assignee:
QUALCOMM INCORPORATED
International Classes:
H03K21/10
Domestic Patent References:
| JPH10150360A | 1998-06-02 |
Foreign References:
| US20080219399A1 | 2008-09-11 | |||
| US8368436B1 | 2013-02-05 |
Attorney, Agent or Firm:
Kurata Masatoshi
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro