Title:
半導体装置
Document Type and Number:
Japanese Patent JP2024019226
Kind Code:
A
Abstract:
【課題】金属酸化物中の酸素欠損を低減し、電気的特性の安定した半導体装置を提供することを目的の一とする。【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の金属酸化物膜と、第１の金属酸化物膜に接して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられたパッシベーション膜と、を有し、パッシベーション膜は、第１の絶縁膜と、第２の金属酸化物膜と、第２の絶縁膜とが順に積層された半導体装置である。【選択図】図１
Inventors:
Hajime Nakano
Mai Sugikawa
Kosei Noda
Mai Sugikawa
Kosei Noda
Application Number:
JP2023200790A
Publication Date:
February 08, 2024
Filing Date:
November 28, 2023
Export Citation:
Assignee:
Semiconductor Energy Laboratory Co., Ltd.
International Classes:
H01L29/786; H01L21/336; H01L21/8234; H01L27/088; H10B12/00
Previous Patent: Wafer chuck cleaning method and device
Next Patent: Systems and methods for process condition measurement wafer assembly
Next Patent: Systems and methods for process condition measurement wafer assembly