本发明属于液晶显示技术领域， 具体涉及一种阵列基板以及 液晶显示装置。 背景技术

边缘场开关模式 (FFS, Fringe Field Switching)或高级超维场转 换模式 (ADS, Advanced Dimension Switch)的液晶显示装置具有透 过率高、 视角宽、 色域广等诸多优点， 故成为液晶显示装置的研 究热点。

如图 1所示， FFS模式或 ADS模式的液晶显示装置的阵列基 板上设有多个用于进行显示（即用于出光)的� �素单元 9, 每个像素 单元 9中设有板状电极 2, 板状电极 2上方设有狭缝电极 1 , 板状 电极 2和狭缝电极 1间设有绝缘层（图中未示出）； 而各像素单元 9 之间的区域 (即像素单元 9的外围区域)则用于设置栅极线 31、 数 据线 32、 薄膜晶体管 4等其他结构， 各像素单元 9之间的区域与 彩膜基板上的黑矩阵对应， 故这些区域不用于显示（即不出光)。

这里， 所述 "像素单元" 是指用于进行显示的区域， 即在显 示过程中光可透过的区域 （出光区） ， 而各像素单元之间还有间 隔的区域， 这些区域用于设置栅极线、 数据线、 薄膜晶体管等其 他结构，这些区域在显示时会被黑矩阵遮挡不 出光， 故不算做"像 素单元" 。 "狭缝电极" 是指由电极条和位于电极条之间的狭缝 交替排列组成的电极结构， "板状电极" 是指用于与狭缝电极间 产生驱动电场的片状电极结构， "狭缝电极" 与 "板状电极" 均 可以例如通过对透明导电材料层 (如氧化铟锡)进行光刻得到，在光 刻过程中， 除形成狭缝电极和板状电极外， 还可能多留下一些导 电材料层形成电连接结构（如连接狭缝电极的 各电极条或将不同 像素单元中的电极电连接)， 而这些电连接结构虽与狭缝电极或板 状电极同时形成， 但并不视作狭缝电极或板状电极的一部分。

其中，板状电极 2可以为像素电极而狭缝电极 1为公共电极， 或者也可反之， 即板状电极 2可以为公共电极而狭缝电极 1为像 素电极。 但不论电极的具体类型是怎样的， 如图 1 所示， 通常板 状电极 2都会大于像素单元 9(即板状电极 2延伸到像素单元 9的 夕卜围）， 而狭缝电极 1则与像素单元 9重合或略小于像素单元 9(即 狭缝电极 1的边界对应像素单元 9的边界或比其略小）。

发明人发现现有技术中至少存在如下问题： 在 FFS 模式或 ADS模式的液晶显示装置中， 狭缝电极与像素单元重合或比其略 小， 显然， 狭缝电极边缘处的电场与中部的电场分布肯定 有所不 同， 其边缘处的电场易发生紊乱， 对液晶分子的驱动力较差， 这 导致像素单元边缘区 (对应狭缝电极的边缘处)的液晶效率低，并由 此降低整个显示装置的透过率。 发明内容

本发明所要解决的技术问题包括， 针对现有的 FFS 模式或 ADS模式的液晶显示装置透过率低的问题， 提供一种透过率高的 阵列基板和透过率。

解决本发明技术问题所采用的技术方案是一种 阵列基板， 其 包括多个像素单元， 像素单元中设有板状电极和位于板状电极上 方的狭缝电极， 板状电极与狭缝电极间设有绝缘层； 且板状电极 延伸到像素单元外围；

所述狭缝电极延伸到像素单元外围；

狭缝电极和板状电极同时设置在所述像素单元 的至少部分外 围区域中。

本发明的阵列基板中， 在像素单元的至少部分外围区域中设 有狭缝电极和板状电极， 因此对于与该外围区域相邻的像素单元 的边缘区， 使得其中产生的电场与像素单元中部区域产生 的电场 不再有区别， 故在该边缘区电场的驱动能力得到增强， 使得液晶 效率高， 透过率高， 由此使液晶显示装置的整体透过率提高。 优选的是， 所述阵列基板还包括交叉设置的多条栅极线和 数 据线， 其中以栅极线的设置方向为行方向， 数据线的设置方向为 列方向； 每两行相邻像素单元间设有 N条栅极线， 每行像素单元 中每 N个像素单元彼此交错地与 N条栅极线相连， N为大于等于 2的整数； 每隔 N列像素单元设有一条数据线， 每条数据线同时 与 N列像素单元相连。

其中 "以栅极线的设置方向为行方向， 数据线的设置方向为 列方向" 是指： 将栅极线的长度方向定义为 "行" 的方向， 而将 数据线的长度方向定义为 "列" 的方向， 即该 "行 /列方向" 是由 栅极线和数据线的方向决定的， 而与阵列基板的位置、 放置方式 等均无关系。 "每行像素单元中每 N个像素单元彼此交错地与该 行像素单元两侧的 N条栅极线相连" 是指， 对于同一行中的每 N 个像素单元来说， 在沿一定方向依次观察时彼此交错地连接到该 行像素单元两侧的 N条栅极线中的每一条， 即其中任意 N个相邻 的像素单元分别与 N条栅极线以一对一的方式连接； 例如， 若 N 等于 2,则某行像素单元中从左起的第一个像素单元� ��该行像素单 元一侧的第一条栅极线相连， 第二个像素单元与该行像素单元另 一侧的第二条栅极线相连， 第三个像素单元又与前述第一条栅极 线相连， 第四个像素单元再与第二条栅极线相连， 并依次类推； 又例如， 若 N等于 3, 每两行像素单元之间具有 3条栅极线， 则 某行像素单元中从左起的第一个像素单元与该 行像素单元第一侧 的第一条栅极线相连， 第二个像素单元与该行像素单元第二侧的 第二条栅极线相连， 第三个像素单元与该行第一侧的第三条栅极 线相连， 然后第四个像素单元再与该行第一侧的第一条 栅极线相 连， 第五个像素单元与该行第二侧的第二条栅极线 相连， 第六个 像素单元与该行第一侧的第三条栅极线相连， 以此类推； 而以下 的 "每列像素单元中每 N个像素单元彼此交错地与该列像素单元 两侧的 N条数据线相连" 含义类似， 不再详细描述。

进一步优选的是， 狭缝电极和板状电极延伸到所述像素单元 在行方向上未与数据线相邻侧的外围区域中。

进一步优选的是， 所述板状电极为像素电极， 狭缝电极为公 共电极； 位于同一行中且之间无数据线的 N个相邻像素单元的狭 缝电极连接成一体结构。

进一步优选的是， 所述 N为 2; 每行像素单元中每 2个像素 单元彼此交错地与该行像素单元两侧的 2条栅极线相连； 每条数 据线同时与该数据线两侧的 2列像素单元相连。

优选的是， 所述阵列基板还包括交叉设置的多条栅极线和 数 据线， 其中以栅极线的设置方向为行方向， 数据线的设置方向为 列方向； 每隔 N行像素单元设有一条栅极线， 每条栅极线同时与 N行像素单元相连， N为大于等于 2的整数； 每两列相邻像素单 元间设有 N条数据线， 每列像素单元中每 2个像素单元彼此交错 地与 N条数据线相连。

进一步优选的是， 狭缝电极和板状电极延伸到所述像素单元 在列方向上未与栅极线相邻侧的外围区域中。

进一步优选的是， 所述板状电极为像素电极， 狭缝电极为公 共电极； 位于同一列中且之间无栅极线的 N个相邻像素单元的狭 缝电极连接成一体结构。

进一步优选的是， 所述 N为 2; 每条栅极线同时与该栅极线 两侧的 2行像素单元相连； 每列像素单元中每 2个像素单元彼此 交错地与该列像素单元两侧的 2条数据线相连。

优选的是， 所述像素单元各方向的外围区域中均设有板状 电 极和狭缝电极。

解决本发明技术问题所采用的技术方案是一种 液晶显示装 置， 其包括上述的阵列基板。

由于本发明的液晶显示装置中具有上述阵列基 板， 故其透过 率高。

本发明适用于 FFS模式或 ADS模式的液晶显示装置中，尤其 是用于采用 "双栅极线" 设计的液晶显示装置中。 附图说明

图 1为现有的 FFS模式或 ADS模式的阵列基板的局部俯视结 构示意图；

图 2为本发明的实施例 1的阵列基板的局部俯视结构示意图； 图 3为本发明的实施例 2的阵列基板的局部俯视结构示意图； 图 4为本发明的实施例 3的阵列基板的局部俯视结构示意图； 其中附图标记为： 1、 狭缝电极； 2、 板状电极； 31、 栅极线； 32、 数据线； 33、 公共电极线； 4、 薄膜晶体管； 9、 像素单元。 具体实施方式

为使本领域技术人员更好地理解本发明的技术 方案， 下面结 合附图和具体实施方式对本发明作进一步详细 描述。 实施例 1 :

如图 2所示， 本实施例提供一种阵列基板， 其包括交叉设置 的栅极线 31和数据线 32,栅极线 31和数据线 32的交叉处设有薄 膜晶体管 4, 并限定出像素单元 9, 每个像素单元 9用于独立显示 所需内容。

其中， 阵列基板为 FFS模式或 ADS模式， 即每个像素单元 9 中均设有板状电极 2和位于板状电极 2上方的狭缝电极 1 ,板状电 极 2与狭缝电极 1间设有绝缘层（图中未示出）以实现绝缘。

如图 2所示， 每个像素单元 9中的板状电极 2均延伸到像素 单元 9的外围， 即板状电极 2超出像素单元 9范围之外； 同时， 狭缝电极 1也延伸到像素单元 9之外， 且在像素单元 9的至少部 分外围区域中， 同时设有狭缝电极 1和板状电极 2。

也就是说， 狭缝电极 1和板状电极 2均有部分延伸到像素单 元 9之外， 且二者在像素单元 9的外围有重叠， 从而二者可在像 素单元 9的外围区域中产生驱动电场； 这样， 与该外围区域相邻 的像素单元 9的边缘区就不再对应狭缝电极 1的边缘处了， 其中 所产生的电场与像素单元中部区域产生的电场 也不再有区别， 故 在像素单元 9 的边缘区中电场对液晶的驱动能力得到增强， 使得 液晶效率高， 透过率高， 从而整个显示装置的透过率较高。

优选的， 像素单元 9的各方向外围均设有板状电极 2和狭缝 电极 1。

也就是说， 如图 2所示， 与像素单元 9边缘的任意位置相邻 的外围区域中均设有板状电极 2和狭缝电极 1 , 或者说板状电极 2 和狭缝电极 1的重叠区域完全包围像素单元 9; 例如， 当像素单元 9为矩形时， 则其四条边和四个角的外侧均设有重叠的板状 电极 2 和狭缝电极 1。如前所述，若在像素单元 9的外围某处设有板状电 极 2和狭缝电极 1 ,则像素单元 9中与该处相邻的边缘区的透过率 可获得提高； 因此， 优选在像素单元 9的外围均设置重叠的板状 电极 2和狭缝电极 1 ,从而使整个像素单元 9的全部边缘区的透过 率都获得提高， 达到最好的改善透过率的效果。

当然， 应当理解， 如果只在像素单元 9的部分外围区域中设 置板状电极 2和狭缝电极 1 , 也可达到提高透过率的效果。

优选的， 如图 2所示， 狭缝电极 1(和板状电极 2)超出像素单 元 9外的区域均不与栅极线 31、数据线 32等引线重叠， 因为如果 狭缝电极 1 等与引线重叠， 则会产生较大的寄生电容， 影响显示 质量。

当然， 应当理解， 如果狭缝电极 1 与栅极线 31、 数据线 32 等引线重叠设置， 只要其间设有绝缘层， 也是可行的。

在本实施例中， 以狭缝电极 1为公共电极， 而板状电极 2为 像素电极， 因此， 如图 2所示， 各狭缝电极 1均与公共电极线 33 电连接 (公共电极线 33还连接驱动芯片），且公共电极线 33与板状 电极 2间绝缘（当然各狭缝电极 1也可通过连接线等其他方式电连 接)， 而各板状电极 2则相互绝缘，并与各自的薄膜晶体管 4相连。

当然， 应当理解， 如果是以狭缝电极 1为像素电极， 而板状 电极 2为公共电极， 也是可行的。 实施例 2: 如图 3所示， 本实施例提供一种阵列基板， 其具有与以上实 施例 1的阵列基板类似的结构。

区别在于， 本实施例的阵列基板采用的是 "双栅极线"设计， 即其中栅极线 31的数量加倍而数据线 32的数量减半， 这种设计 可减少数据驱动芯片（Data Driver IC)数量、 降低成本。

具体的， 如图 3所示， 以栅极线 31的设置方向为行方向， 数 据线 32的设置方向为列方向； 则每两行相邻像素单元 9间设有两 条栅极线 31 , 而每行像素单元 9中的每两个像素单元 9彼此交错 地与该行像素单元 9两侧的两条栅极线 31相连； 每隔两列像素单 元 9设有一条数据线 32,每条数据线 32同时与该数据线两侧的两 列像素单元 9相连。

优选的，像素单元 9在行方向上未与数据线 32相邻侧的外围 区域中设有狭缝电极 1和板状电极 2。

也就是说， 优选在各像素单元 9 间没有数据线 32和栅极线 31一侧的外围区域中设置狭缝电极 1和板状电极 2, 其原因如下： 如前所述， 狭缝电极 1、 板状电极 2优选不与栅极线 31、 数 据线 32等引线重叠， 而随着分辨率的提高， 各引线与像素单元 9 间的间隙越来越小， 这导致若要狭缝电极 1、板状电极 2不与引线 重叠， 则在像素单元 9外围区域中能重叠设置狭缝电极 1和板状 电极 2的区域越来越小； 而根据以上方案， 由于采用了双栅极线 设计， 故部分像素单元 9间没有引线 (数据线 32), 这样这些像素 单元 9间就留出了足够的空间用于设置狭缝电极 1和板状电极 2, 使其设计、 制造等更加筒单， 提高透过率的效果更好。

进一步优选的， 当板状电极 2为像素电极， 而狭缝电极 1为 公共电极时， 如图 3所示， 位于同一行中且之间无数据线 32的两 个相邻像素单元 9的狭缝电极 1连接成一体结构。

通常而言， 如图 1所示， 当狭缝电极 1为公共电极时， 各像 素单元 9的狭缝电极 1间通过公共电极线 33等电连接， 但其狭缝 并不相通， 即各狭缝电极 1 仍是独立设置的。 而在本实施例中， 如图 3所示， 之间没有数据线 32的两个相邻像素单元 9的狭缝电 极 1形成一体结构（即其两个像素单元 9之间的部分也是狭缝电极 1), 或者说每个狭缝电极 1 同时覆盖两个相邻且之间没有数据线 32的像素单元 9。

如前所述， 当采用双栅极线设计时， 在行方向上部分相邻像 素单元 9间没有引线， 故在这些位置设置狭缝电极 1不会产生寄 生电容， 又由于此时狭缝电极 1是公共电极， 故为了更好的筒化 设计和制造工艺， 可将之间没有数据线 32的相邻像素单元 9的狭 缝电极 1直接连为一体结构， 形成覆盖两个像素单元 9的 "大狭 缝电极" 。

当然， 以上所述的是板状电极 2为像素电极， 而狭缝电极 1 为公共电极的情况； 但当板状电极 2为公共电极而狭缝电极 1为 像素电极时， 也可使位于同一行中且之间无数据线 32的 2个相邻 像素单元 9中的板状电极 2连接成一体结构， 在此不再详细描述。

应当理解， 本实施例中虽然以 "双栅极线" 的设计作为例子， 但若采用 "N栅极线" 的设计也是可行的； 也就是说， 可将栅极 线 31数量增加 N倍 (N可为 3、 4、 5等大于 2的整数)， 而数据线 32数量减小为 N分之一。 此时， 在行方向上， 会有更多相邻的像 素单元 9之间没有数据线 32, 故可在像素单元 9外围留出更多的 空间用于设置狭缝电极 1和板状电极 2, 且可将更多个像素单元 9 的狭逢电极 (或板状电极 2)连为一体。 当然， 当 N大于等于 3时， 必然会出现部分引线交叠， 此时需要设置额外的绝缘层， 在此不 再详细描述。 实施例 3:

如图 4所示， 本实施例提供一种阵列基板， 其具有与以上实 施例 2的阵列基板类似的结构。

区别在于， 本实施例采用的不是 "双栅极线" 的设计， 而是 "双数据线" 的设计。

也就是说， 如图 4所示， 本实施例的阵列基板中， 数据线 32 的数量加倍而栅极线 31的数量减半。 具体的， 以栅极线 31的设 置方向为行方向， 数据线 32的设置方向为列方向； 其中， 每隔两 行像素单元 9设有一条栅极线 31 ,每条栅极线 31同时与该栅极线 两侧的两行像素单元 9相连； 每两列相邻像素单元 9间设有两条 数据线 32, 每列像素单元 9中的每两个像素单元 9分别与该行像 素单元两侧的两条数据线 32相连。

优选的，像素单元 9在列方向上未与栅极线 31相邻侧的外围 区域中设有狭缝电极 1和板状电极 2。

显然， 如果采用 "双数据线" 的设计， 则在列方向上部分像 素单元 9之间没有栅极线 31 , 故其同样可为狭缝电极 1和板状电 极 2的设置留出更多的空间， 降低设计和制造难度。

进一步优选的， 当板状电极 2为像素电极， 狭缝电极 1为公 共电极， 则位于同一列中且之间无栅极线 31的两个相邻像素单元 9的狭缝电极 1连接成一体结构。

与实施例 2类似，可将之间没有栅极线 31的邻像素单元 9的 狭缝电极 1连接成一体结构， 以进一步降低设计和制造难度。

当然， 应当理解， 在板状电极 2为公共电极而狭缝电极 1为 像素电极时， 也可使位于同一列中且之间无栅极线 31的两个相邻 像素单元 9的板状电极 2连接成一体结构。

同时， 本实施例显然也可采用 "N数据线" 的设计， 即可将 数据线 32的数量增加 N倍 (N可为 3、 4、 5等大于 2的整数)， 而 栅极线 31数量减小为 N分之一； 此时， 在列方向上， 会有更多相 邻的像素单元 9之间没有栅极线 31 , 故可在像素单元 9外围留出 更多的空间用于设置狭缝电极 1和板状电极 2。 实施例 4:

本实施例提供一种液晶显示装置， 其包括上述的阵列基板。 当然，本实施例的液晶显示装置中还应包括其 他的已知结构， 如电源单元、 驱动芯片、 彩膜基板、 背光源等。

本实施例的液晶显示装置可为液晶显示面板、 电子纸、 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相框、 导航仪等 任何具有显示功能的产品或部件。

由于本实施例的液晶显示装置中具有上述阵列 基板， 故其透 过率高。 可以理解的是， 以上实施方式仅仅是为了说明本发明的原理 而采用的示例性实施方式， 然而本发明并不局限于此。 对于本领 域内的普通技术人员而言， 在不脱离本发明的精神和实质的情况 下， 可以做出各种变型和改进， 这些变型和改进也视为本发明的 保护范围。