本发明的实施例涉及一种阵列基板、 制备方法以及液晶显示装置。 背景技术

随着科学技术的发展， 平板显示装置已取代笨重的 CRT显示装置并曰 益深入人们的日常生活中。 液晶显示装置（筒称 LCD )是平板显示装置中 的一种。液晶显示装置的主要构成部件是液晶 面板，液晶面板主要包括彩膜 基板和阵列基板，彩膜基板和阵列基板之间填 充有液晶。在阵列基板或彩膜 基板中还设置有用于产生电场的电极， 电极的结构设置可以决定液晶的偏 转，进而影响液晶面板的显示。液晶面板上具 有多个像素点（一般包括 RGB 三个子像素单元）； 在成像过程中， 每一像素点都由制备在阵列基板中的薄 膜晶体管（筒称 TFT )来控制， 实现有源驱动， 从而实现图像显示。 薄膜晶 体管作为控制开关， 是实现 LCD显示装置显示的关键， 直接关系到高性能 平板显示装置的发展方向。

随着液晶显示技术的发展， 同时为了满足人们对高亮度、 高对比度、低 能耗的要求， 高级超维场转换技术（ADvanced Super Dimension Switch, 筒 称 ADS, 又称 ADSDS )应运而生。 ADS型阵列基板中通常包括位于液晶 盒同一侧的两层电极， 其中一层为狭缝电极， 另一层为板状电极。 通过狭缝 电极边缘与板状电极层间产生的电场、以及狭 缝电极之间产生的电场共同形 成多维电场，使液晶盒内的液晶分子都能够发 生偏转，从而提高了液晶工作 效率并增大了视角。 高级超维场转换技术可以提高像素的开口率， 进而提升 亮度， 降低能耗， 提升液晶显示面板的品质等级， 提高 TFT-LCD产品的画 面品质。

一般而言， 在 ADS型阵列基板中， 子像素单元中处于下层的电极为板 状的公共电极， 上层的电极为狭缝状的像素电极； 在高开口率 ADS ( High aperture ADS, 筒称 H-ADS )型阵列基板中， 子像素单元中处于下层的电 极为板状的像素电极， 像素电极与 TFT的漏电极相连， 而上层的电极为狭 缝状的公共电极。 在 H-ADS型阵列基板中， 由于像素电极被其上方的钝化 层（PVX )与公共电极所覆盖， 所以在阵列基板制备完成后， 对子像素单元 中的 TFT进行电学特性测试（例如 TFT开关电流、 阈值电压及电子迁移率 的测试） 时， 测试探针无法接触到像素电极或漏电极， 导致 TFT特性无法 测量， 进一步导致对 TFT电学性能的监控相当不便。 因此， 如何提高阵列 基板中像素电极的测试便捷性，提高阵列基板 的产品质量成为目前业界 待 解决的问题。 发明内容

本发明的实施例为了克服上述不足，提供一种 阵列基板、制备方法以及 液晶显示装置，通过使用测试电极将处于内层 的像素电极或漏电极的信号直 接引到子像素单元的最上层， 可以很方便地测试 TFT的电学性能， 解决了 原有设计 TFT电学性能难以测量的问题。

根据本发明的一个方面提供一种阵列基板，其 包括基板以及设置于所述 基板上的多个子像素单元， 所述子像素单元包括薄膜晶体管、像素电极、 公 共电极和钝化层，所述薄膜晶体管包括有源层 位于有源层上方的两侧，所述 漏电极延伸至栅绝缘层上方与所述像素电极搭 接，或者所述漏电极延伸至像 素电极上方与所述像素电极搭接。

根据本发明的一个实施例， 所述测试电极与所述公共电极的材料相同， 均采用氧化铟镓辞、 氧化铟辞、 氧化铟锡、 氧化铟镓锡中的至少一种形成。

根据本发明进一步的实施例，所述阵列基板中 每一个子像素单元中均包 括有所述测试电极； 或者， 每 N个相邻的子像素单元中的其中一个子像素 单元中包括有所述测试电极， 其中， N为大于等于 2的正整数。

根据本发明的另一个方面提供一种液晶显示装 置， 包括上述的阵列基 板。

根据本发明的另一个方面提供一种阵列基板的 制备方法， 包括：在基板 上形成薄膜晶体管、像素电极、公共电极和钝 化层的步骤， 所述薄膜晶体管 包括有源层、 栅电极、 源电极和漏电极， 所述钝化层形成于所述源电极、 漏 电极和像素电极之上；在漏电极上方的钝化层 中形成过孔； 以及形成从所述 根据本发明的一个实施例， 该制备方法包括：

步骤 S1: 在基板上形成包括栅电极的图形； 步骤 S2: 在完成步骤 SI的基板上形成栅绝缘层图形；

步骤 S3: 在完成步骤 S2的基板上形成包括有源层的图形；

步骤 S4:在完成步骤 S3的基板上形成包括像素电极的图形以及形成� �� 括源电极和漏电极的图形， 所述像素电极与所述漏电极电连接；

步骤 S5: 在完成步骤 S4的基板上形成钝化层图形， 所述钝化层图形覆 盖所述源电极、漏电极和像素电极，并且在漏 电极上方的钝化层中开设过孔； 步骤 S6:在完成步骤 S5的基板上形成包括公共电极和测试电极的图� ��， 面。

根据本发明进一步的实施例， 所述步骤 S1包括： 在基板上形成金属薄 膜，通过一次构图工艺形成包括栅电极和栅线 的图形，所述栅线和所述栅电 极相连。

根据本发明进一步的实施例， 所述步骤 S2包括： 在完成步骤 S1的基 板上形成栅绝缘层薄膜， 通过一次构图工艺形成栅绝缘层图形。

根据本发明进一步的实施例， 所述步骤 S3包括： 在完成步骤 S2的基 板上形成有源层薄膜，通过一次构图工艺形成 包括有源层的图形，所述有源 层位于栅绝缘层上对应栅电极的位置。

根据本发明进一步的实施例， 所述步骤 S4包括： 步骤 S41: 在完成步 骤 S3的基板上形成像素电极薄膜， 通过一次构图工艺形成包括像素电极的 图形，所述像素电极位于所述栅绝缘层上未形 成有所述有源层的区域； 步骤 S42: 在完成步骤 S41的基板上形成金属薄膜， 通过一次构图工艺形成包括 源电极、漏电极和数据线的图形，所述源电极 和漏电极位于所述有源层上方 两侧，所述源电极与所述数据线相连，所述漏 电极延伸至所述像素电极上方 与像素电极搭接。

或者， 根据本发明的进一步的实施例， 所述步骤 S4包括：

步骤 S41，： 在完成步骤 S3的基板上形成金属薄膜， 通过一次构图工艺 形成包括源电极、漏电极和数据线的图形，所 述源电极和漏电极位于所述有 源层上方两侧，所述源电极与所述数据线相连 ，所述漏电极延伸至所述栅绝 缘层上；

步骤 S42，： 在完成步骤 S41，的基板上形成像素电极薄膜， 通过一次构 图工艺形成包括像素电极的图形，所述像素电 极位于所述栅绝缘层上未形成 有所述有源层的区域， 所述像素电极与延伸到栅绝缘层上方的漏电极 搭接。 根据本发明的一个实施例， 所述步骤 S5包括： 在完成步骤 S4的基板 上形成钝化层薄膜，通过一次构图工艺形成钝 化层图形，所述钝化层图形覆 盖所述源电极、所述漏电极和所述像素电极， 并且在所述漏电极上方的所述 钝化层中开设有过孔。

根据本发明的一个实施例， 所述步骤 S6包括： 在完成步骤 S5的基板 上形成公共电极薄膜 ,通过一次构图工艺在所述钝化层上方形成包� �公共电 极和测试电极的图形，所述测试电极从所述漏 电极上表面穿过所述过孔并突 出于所述钝化层的表面， 所述测试电极与所述公共电极绝缘。 附图说明

下面将结合附图， 对根据本发明实施例提供的阵列基板、 制备方法以及 液晶显示装置的具体实施方式进行详细地说明 ， 其中：

图 1为本发明实施例 1中阵列基板的平面示意图；

图 2A-2F和图 3A-3F为图 1中阵列基板的制备流程的平面示意图和 沿图 1中 A-A'剖面线的剖面图； 其中：

图 2A为形成栅电极和栅线的平面示意图；

图 3A为图 2A对应的剖视图；

图 2B为形成栅绝缘层和有源层的平面示意图；

图 3B为图 2B对应的剖视图；

图 2C为形成像素电极的平面示意图；

图 3C为图 2C对应的剖视图；

图 2D为形成源电极和漏电极的平面示意图；

图 3D为图 2D对应的剖视图；

图 2E为形成钝化层和其中的过孔的平面示意图；

图 3E为图 2E对应的剖视图；

图 2F为形成公共电极和测试电极的平面示意图；

图 3F为图 2F对应的剖视图。

图中： 10—基板； 11—栅电极； 12—栅线； 21—栅绝缘层； 22—有源 层； 31 -像素电极； 41 -数据线； 42 -源电极； 43 -漏电极； 51 -钝化层； 52 -过孔； 61 -公共电极； 62 -测试电极。 具体实施方式

为使本领域技术人员更好地理解本发明的技术 方案，下面结合附图和具 体实施方式对本发明阵列基板、 制备方法以及液晶显示装置作进一步详细、 完整的描述。显然， 所描述的实施例仅是本发明的一部分示例性实 施例， 而 不是全部的实施例。基于所描述的本发明的示 例性实施例，本领域普通技术 人员在无需创造性劳动的前提下所获得的所有 其它实施例都属于本发明的 保护范围。

除非另作定义，此处使用的技术术语或者科学 术语应当为本发明所属领 域内具有一般技能的人员所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的"第一"、 "第二 "以及类似的词语并不表示任何顺序、 数量 或者重要性， 而只是用来区分不同的组成部分。 同样， "一个"、 "一次"、 "一" 或者"该"等类似词语也不表示数量限制， 而是表示存在至少一个。 "包括" 或者"包含"等类似的词语意指出现该词前面的� ��件或者物件涵盖出现在该 词后面列举的元件或者物件及其等同， 而不排除其他元件或者物件。 "连接" 或者"相连"等类似的词语并非限定于物理的或� ��机械的连接，而是可以包括 电性的连接， 不管是直接的还是间接的。 "上"、 "下"、 "左"、 "右"等仅用于 表示相对位置关系， 当被描述对象的绝对位置改变后，则该相对位 置关系也 可能相应地改变。

根据本发明的实施例提供的阵列基板，其包括 基板以及设置于所述基板 上的多个子像素单元， 所述子像素单元包括薄膜晶体管、像素电极、 公共电 极和钝化层， 所述薄膜晶体管包括有源层、 栅电极、 源电极及漏电极， 所述 漏电极与所述像素电极电连接，所述钝化层覆 盖所述源电极、漏电极和像素 电极，所述子像素单元还包括与所述像素电极 电连接，且在所述子像素单元 的表面棵露的测试电极。 基板可以为玻璃基板、 石英基板或塑料基板等。

根据本发明的实施例提供的液晶显示装置， 包括上述的阵列基板。 根据本发明的实施例提供的阵列基板的制备方 法，包括在基板上形成薄 膜晶体管、像素电极、公共电极和钝化层的步 骤， 所述薄膜晶体管包括有源 层、 栅电极、 源电极和漏电极， 所述钝化层形成于所述源电极、 漏电极和像 素电极之上；在漏电极上方的钝化层中形成过 孔； 以及形成从所述漏电极上 表面穿过所述过孔并突出于所述钝化层表面的 测试电极的步骤。 该阵列基板以及制备方法，通过在薄膜晶体管 的漏电极上方的钝化层开 设过孔并设置测试电极，将处于内层的像素电 极或漏电极的信号直接引到了 子像素单元的最上层， 可以很方便地测试 TFT的电学性能； 使用该阵列基 板的液晶显示装置也具有同样的效果。

实施例 1 :

本实施例提供了一种阵列基板，包括基板以及 设置于所述基板上的多个 子像素单元， 所述子像素单元包括薄膜晶体管、像素电极、 公共电极和钝化 层， 所述薄膜晶体管包括有源层、 栅电极、 源电极及漏电极， 所述漏电极与 所述像素电极电连接， 所述钝化层覆盖所述源电极、 漏电极和像素电极， 其 中所述子像素单元还包括与所述像素电极电连 接并且在所述子像素单元的 表面棵露的测试电极。

如图 1所示， 在子像素单元中， 栅电极 11、 有源层 22、 像素电极 31、 源电极 42与漏电极 43、 钝化层 51以及公共电极 61依次层叠设置。 所述钝 化层 51对应着所述漏电极 43的区域开设有过孔 52, 测试电极 62从所述漏 极 62形成在钝化层 51的表面上，所述测试电极 62与所述漏电极 43电连接。

在本实施例中，所述测试电极 62突出于所述钝化层 51的表面部分的横 截面的面积大于所述过孔 52的横截面的面积。 这样， 既可以保证测试电极 62能将过孔 52完全填充，有利于测试电极 62和钝化层 51下方的像素电极 或漏电极的完全电连接， 降低接触电阻； 也便于测试电极 62在后续测试过 程中与测试探针压接。

在本实施例的阵列基板中，所述公共电极 61设置于所述钝化层 51的上 方， 呈梳状分布， 且与所述测试电极 62绝缘。 所述公共电极 61呈梳状分布 是指如图 1所示，公共电极 61为多条相连的狭缝电极分布于钝化层 51上方。 暴露于钝化层 51表层的孤岛状电极。

所述测试电极 62与所述公共电极 61的材料相同， 即像素电极 31、 测 试电极 62以及公共电极 61均可以采用氧化铟镓辞 ( Indium Gallium Zinc Oxide, IGZO )、氧化铟辞 ( Indium Zinc Oxide, IZO )、氧化铟锡 ( Indium Tin Oxide, ITO )、 氧化铟镓锡（ Indium Gallium Tin Oxide, IGTO ) 中的至少一 种形成。 在本实施例的阵列基板中， 还包括栅绝缘层 21 , 所述栅绝缘层 21位于 所述栅电极 11的上方， 所述有源层 22位于所述栅绝缘层 21上方对应栅电 极 11的位置， 所述源电极 42、 漏电极 43位于有源层 22上方的两侧， 所述 漏电极 43延伸至栅绝缘层 21上方与所述像素电极 31搭接， 或者所述漏电 极 43延伸至像素电极 31上方与所述像素电极 31搭接， 由此两个电极所在 的层彼此相邻而直 触。 由于测试电极 62与漏电极 43电连接， 而漏电极 43和像素电极 31电连接，进而所述测试电极 62与像素电极 31也是电连接 的。

所述钝化层 51可以采用硅氧化物、 硅氮化物、 铪氧化物或铝氧化物中 的至少一种形成； 所述栅电极 11、 源电极 42和漏电极 43可以采用钼、 钼 铌合金、 铝、 铝钕合金、 钛或铜中的至少一种形成； 所述栅绝缘层 21可以 采用硅氧化物、 硅氮化物、铪氧化物、 硅氮氧化物、 铝氧化物中的至少一种 形成。 在本实施例中， 所述有源层 22可以采用非晶硅材料或类似的半导体 材料形成。

在液晶显示面板工作过程中，像素电极 31与公共电极 61之间形成的电 场使得液晶分子发生偏转， 控制透光率以进行图像显示。

上述阵列基板的一种制备方法， 包括： 在基板上形成薄膜晶体管、像素 电极、 公共电极和钝化层的步骤， 所述薄膜晶体管包括有源层、 栅电极、 源 电极和漏电极， 所述钝化层形成于所述源电极、 漏电极和像素电极之上； 在 漏电极上方的钝化层中形成过孔的步骤；以及 形成从所述漏电极上表面穿过 所述过孔并突出于所述钝化层表面的测试电极 的步骤。

在阐述具体制备方法之前，应该理解， 在本发明中， 构图工艺可只包括 光刻工艺， 或包括光刻工艺以及刻蚀工艺， 同时还可以包括打印、喷墨等其 他用于形成预定图形的工艺； 光刻工艺是指包括成膜、 曝光、显影等工艺过 程， 相应地需要利用光刻胶、掩模板、 曝光机等。 可根据本发明中所形成的 结构选择相应的构图工艺。 所使用的光刻胶可以为正性或负性光刻胶。

阵列基板制备方法的具体示例包括如下步骤：

步骤 S1: 在基板上形成包括栅电极的图形。

在本步骤中： 如图 2A、 3A所示， 先在基板 10上形成金属薄膜（即栅 电极金属薄膜）， 通过一次构图工艺形成包括栅电极 11和栅线 12的图形， 所述栅电极 11和所述栅线 12相连。 形成金属薄膜例如采用沉积法、溅射法或热蒸 发法，金属薄膜的厚度范 围可为约 ιοοοΑ-7θθθΑ。在所述构图工艺中，先在金� ��薄膜上涂敷一层光刻 胶， 采用掩模板对所述光刻胶进行曝光、 显影、 刻蚀、 剥离， 以形成包括栅 电极 11与栅线 12的图形。

这里，为了能更突出地示意本实施例中阵列基 板在制备过程中的剖面结 构， 剖视图 3A示出了阵列基板中一个 TFT的剖面图， 而平面图 2A示出了 阵列基板中两个 TFT的平面示意图， 下面提到的其它各剖视图与各平面图 与此同。

步骤 S2: 在完成步骤 S1的基板上形成栅绝缘层图形， 通过一次构图工 艺形成栅绝缘层图形。

在本步骤中： 如图 3B所示， 在完成步骤 S1的基板 10上形成栅绝缘层 薄膜， 通过一次构图工艺形成栅绝缘层（GI ) 的图形。

可以采用化学气相沉积（CVD ) 法形成栅绝缘层膜， 形成的栅绝缘层 薄膜的厚度范围为约 ιοοοΑ-6θθθΑ。

这里， 栅绝缘层 21形成在栅电极 11、 栅线 12的上方并延伸至阵列基 板的外围引线区域。在阵列基板的外围引线区 域设置有栅线驱动信号引入电 极。 栅绝缘层 21在对应栅线驱动信号引入电极的位置开设有� ��孔， 栅线 12 与栅线驱动信号引入电极通过过孔绑定（bondin g )在一起。

步骤 S3: 在完成步骤 S2的基板上形成包括有源层的图形。

在本步骤中： 如图 2B、 3B所示， 在完成步骤 S2的基板 10上形成有源 层薄膜，通过一次构图工艺形成包括有源层 22的图形，所述有源层 22位于 栅绝缘层 21上对应栅电极 11的位置。

有源层薄膜的厚度范围可为约 100θΑ-600θΑ。在所述构图工艺中，先在 有源层薄膜上涂敷一层光刻胶， 采用掩模板对所述光刻胶进行曝光、 显影、 刻蚀、 剥离， 以形成栅电极有源层 22的图形。 在一个实施例中， 可以对有 源层薄膜进行干法刻蚀以形成有源层 22的图形。 此时， 用于一个 TFT的有 源层 22形成为一个硅岛。

这里， 栅绝缘层 21—般采用透明材料（硅氧化物、 硅氮化物、 铪氧化 物、 硅氮氧化物、 铝氧化物）形成。 为了不会造成对平面图的观察的阻碍， 在图 2B的平面示意图中略去了栅绝缘层 21 , 以便能更好地示出栅电极 11、 栅线 12与有源层 22的相对位置关系。 步骤 S4:在完成步骤 S3的基板上形成包括像素电极的图形以及形成� �� 括源电极和漏电极的图形， 所述像素电极与所述漏电极电连接。

步骤 S4的一个具体示例可包括如下的步骤 S41-S42:

步骤 S41 : 在完成步骤 S3的基板上形成像素电极膜， 通过一次构图工 艺形成包括像素电极 31的图形，所述像素电极 31位于所述栅绝缘层未形成 有所述有源层的区域。

在本步骤 S41中， 如图 2C、 3C所示， 在完成步骤 S3的基板 10上形成 像素电极薄膜， 通过一次构图工艺形成包括像素电极 31的图形， 像素电极 31位于所述栅绝缘层 21上未形成有所述有源层 22的区域。

可以采用化学气相沉积法、溅射法或热蒸发法 形成像素电极薄膜，像素 电极薄膜的厚度范围为约 ιοοΑ-ΐοοοΑ。 在所述构图工艺中， 先在像素电极 薄膜上涂敷一层光刻胶， 采用掩模板对所述光刻胶进行曝光、 显影、 刻蚀、 剥离，以形成像素电极 31的图形。在本实施例中，像素电极 31为矩形形状， 以利于提高像素的开口率。

应该理解的是， 像素电极 31的形状也可以为其他形状， 例如楔形或圓 形， 但是本发明不限于此。

步骤 S42: 在完成步骤 S41的基板上形成金属薄膜， 通过一次构图工艺 形成包括源电极、漏电极和数据线的图形，所 述源电极和漏电极位于所述有 源层上方两侧，所述源电极与所述数据线相连 ，所述漏电极延伸至所述像素 电极上方与所述像素电极搭接。

在本步骤 S42中： 如图 2D、 3D所示， 在完成步骤 S41的基板 10上形 成金属薄膜（即源漏电极金属薄膜），通过一 次构图工艺形成包括源电极 42、 漏电极 43和数据线 41的图形，所述源电极 42和漏电极 43位于所述有源层 22的上方两侧， 所述源电极 42与数据线 41相连， 所述漏电极 43延伸至与 所述像素电极 31搭接。

可以采用沉积法、溅射法或热蒸发法形成金属 薄膜。在所述构图工艺中， 先在金属薄膜上涂敷一层光刻胶,采用掩模板� �所述光刻胶进行曝光、显影、 刻蚀、 剥离， 以形成包括源电极 42、 漏电极 43和数据线 41的图形。

这里应该理解的是，本实施例并不限定形成源 电极、漏电极与形成像素 电极的顺序，在实际形成薄膜晶体管或阵列基 板的过程中可根据工艺条件或 操作便利性进行灵活安排。 也就是说， 步骤 S4的另一个示例还可包括如下 的步骤 S41，-S42，：

步骤 S41，： 在完成步骤 S3的基板上形成金属薄膜， 通过一次构图工艺 形成包括源电极、漏电极和数据线的图形，所 述源电极和漏电极位于所述有 源层上方两侧，所述源电极和所述数据线相连 ，所述漏电极延伸至所述栅绝 缘层上。

步骤 S42，： 在完成步骤 S41，的基板上形成像素电极薄膜， 通过一次构 图工艺形成包括像素电极的图形，所述像素电 极位于所述栅绝缘层上未形成 有所述有源层的区域， 所述像素电极与延伸到栅绝缘层上方的漏电极 搭接。

步骤 S5: 在完成步骤 S4的基板上形成钝化层图形， 所述钝化层图形覆 盖所述源电极、 漏电极和像素电极并且在漏电极上方的钝化层 中开设有过 孔。

在本步骤 S5中， 如图 2E、 3E所示， 在完成步骤 S4的基板 10上形成 钝化层薄膜， 通过一次构图工艺形成钝化层 51 ( PVX ) 图形， 所述钝化层 51图形覆盖所述源电极 42、 所述漏电极 43和所述像素电极 31 , 并且所述 漏电极 43上方的所述钝化层 51中开设有过孔 52,所述漏电极 43与所述像 素电极 31通过所述过孔 52电连接。

可以采用沉积法、溅射法或热蒸发法形成钝化 层薄膜，钝化层薄膜的厚 度范围可为约 100θΑ-600θΑ。在所述构图工艺中，先在钝化层 薄膜上涂敷一 层光刻胶， 采用掩模板对所述光刻胶进行曝光、 显影、 刻蚀、 剥离， 以形成 包括钝化层 51和过孔 52的图形。

此时， 钝化层 51形成在数据线 41、 源电极 42和漏电极 43的上方并延 伸至阵列基板的外围引线区域，在阵列基板的 外围引线区域设置有数据线驱 动信号引入电极， 钝化层 51在对应数据线驱动信号引入电极的位置开设� �� 过孔， 所述数据线 41与数据线驱动信号引入电极通过过孔绑定（b onding ) 在一起。

在本步骤中， 与栅绝缘层 21类似，钝化层 51—般采用透明材料 (硅氧 化物、 硅氮化物、 铪氧化物或铝氧化物）形成。 为了不造成对平面图的观 察的阻碍， 在图 2E的平面示意图中略去了钝化层 51 , 以便能更好地示出其 他结构的相对位置关系。

步骤 S6:在完成步骤 S5的基板上形成包括公共电极和测试电极的图� ��， 所述测试 面， 所述测试电极和所述公共电极绝缘。

在本步骤 S6中： 如图 2F、 3F所示， 在完成步骤 S5的基板 10上形成 公共电极薄膜， 通过一次构图工艺在所述钝化层 51上方形成包括公共电极 61和测试电极 62的图形，所述测试电极 62从所述漏电极 43上表面穿过所 述过孔 52并突出于所述钝化层 51的表面。 此时， 所述测试电极 62通过过 孔 52与钝化层 51下方的漏电极 43电连接，即将像素电极 31的信号引到钝 化层 51的上方。

形成公共电极薄膜可采用沉积法、溅射法或热 蒸发法。在所述构图工艺 中，先在公共电极薄膜上涂敷一层光刻胶，采 用掩模板对所述光刻胶进行曝 光、 显影、 刻蚀、 剥离， 以形成包括公共电极 61和测试电极 62的图形。 公 共电极 61为呈梳状分布的狭缝电极，测试电极 62为位于漏电极上方的孤岛 电极。

在上述阵列基板的制备方法中，在形成各层结 构时，还可以通过使用半 色调或灰色调掩模板等方式来减少构图工艺的 次数，本发明的实施例并不限 于此。

在本实施例的阵列基板中， 当需要对某个子像素单元中的 TFT进行电 学性能测试时，可以直接将测试探针接触到相 应的子像素单元中的测试电极 上， 因此， 测量非常方便， 而且测量过程是非损坏性的， 因此， 不会对子像 素单元或阵列基板造成任何影响。

当测试过程中发现子像素单元中的 TFT发生短路时， 即源电极与漏电 极之间的沟道因刻蚀不完全，导致出现桥连并 引起短路故障时，这个子像素 单元对应的显示区域将会成为亮点。由于本实 施例中的子像素单元具有与公 共电极同层形成的测试电极，作为一种补救措 施，此时只需用激光将源电极 与漏电极切断，并将与漏电极电连接的测试电 极与旁边的公共电极电连接在 一起， 即可将公共电极的电压加载在对应的子像素单 元的像素电极上， 即像 素电极与公共电极具有相同的电压（压差为 0 ), 从而可以将亮点设置成暗 点， 提高了显示面板的品质。

在本实施例中， 阵列基板中每一个子像素单元中均包括有测试 电极；或 者， 每 N个相邻的子像素单元中的一个子像素单元中� �括有测试电极， 其 中， N为大于等于 2的正整数。 即，基于上述阵列基板中测试电极对因 TFT 出现短路故障而出现亮点的补救功措施，可以 将阵列基板中的每个子像素单 元都设计成带有测试电极的结构，也可以根据 采用该阵列基板的液晶显示装 置的应用环境或条件， 将一组子像素单元， 例如， 当 N为 3或 9时， 将 3 个或 9个子像素单元中的一个子像素单元采用上述� �具有测试电极的设计， 以便能获得更好的显示品质。

本发明的一个实施例提供了一种包括上述阵列 基板的液晶显示装置，在 该液晶显示装置的每个像素单元中，处于下层 的电极为板状的像素电极，像 素电极与 TFT的漏电极相连， 而上层的为狭缝状呈梳状分布的公共电极。 通过狭缝电极边缘与板状电极层间产生的电场 、以及狭缝电极之间产生的电 场共同形成多维电场，使液晶盒内的所有液晶 分子都能够发生偏转，从而实 现图像显示。

需要说明的是， 本发明实施例中均以所述像素电极为板状电极 进行说 明， 本领域技术人员可以理解的是， 为了形成多维电场， 也可以将像素电极 设置为狭缝状电极，这时只需将像素电极和公 共电极的狭缝电极错位设置即 可。

本实施例的阵列基板中，在子像素单元的钝化 层中对应着漏电极的区域 形成一个过孔， 并在形成公共电极的同时形成一个与漏电极相 连的测试电 极， 由于像素电极与漏电极电连接， 因此像素电极与测试电极电连接， 这样 就相当于将处于内层的像素电极或漏电极的信 号直接引到了子像素单元的 最上层， 从而可以很方便地测试 TFT的电学性能， 解决了原有设计 TFT电 学性能无法测量的问题。 同时， 由于像素电极设置有与公共电极同在一层的 测试电极， 当出现某个 TFT因短路故障而发生亮点不良时， 可很方便地将 测试电极与其旁边的公共电极进行电连接， 从而使得该短路故障的 TFT的 像素电极具有与公共电压相同的加载电压， 以便能将亮点转化为暗点，提升 液晶显示面板的品质等级。 实施例 2:

本实施例与实施例 1的区别在于，本实施例阵列基板的子像素单� �中的 有源层采用金属氧化物半导体材料形成。

在本实施例中， 所述有源层采用氧化铟镓辞、 氧化铟辞、 氧化铟镓锡形 成， 由于有源层采用金属氧化物半导体形成，使得 源电极与漏电极之间的电 子迁移率增加， 因此能更好地改善源电极与漏电极之间的电子 迁移率。 事实上， 本发明对阵列基板中有源层的材料没有限制， 除了实施例 1 中的非晶硅材料、实施例 2中的金属氧化物半导体材料之外，多晶硅等� �料 也适用于该薄膜晶体管以及相应的阵列基板中 ， 这里不再列举。

本实施例中阵列基板的其他结构以及制备方法 具体可参考实施例 1 ,这 里不再详述。

本发明实施例的阵列基板中，通过在薄膜晶体 管的漏电极上方的钝化层 开设过孔并设置测试电极，测试电极将处于内 层的像素电极或漏电极的信号 直接引到了子像素单元的表面， 可以很方便地测试 TFT的电学性能， 解决 了原有设计 TFT电学性能无法测量的问题。 同时， 当出现某个 TFT因短路 故障而发生亮点不良时，可很方便地将测试电 极与其旁边的公共电极进行电 连接， 从而使得该短路故障的 TFT的像素电极具有与公共电压相同的加载 电压， 以便能将亮点转化为暗点， 提高液晶显示面板的品质等级。

本发明的实施例还提供一种包括上述阵列基板 的液晶显示装置。由于使 用了上述方便 TFT性能测试的阵列基板， 从而筒化了液晶显示装置的测试 过程； 同时， 由于阵列基板能方便的解决由于 TFT短路故障而发生的亮点 不良， 从而能提高液晶显示装置的显示品质。

可以理解的是， 以上实施方式仅仅是为了说明本发明的原理而 采用的示 例性实施方式， 然而本发明并不局限于此。