SANYO SEMICONDUCTOR CO LTD (JP)
OGATA TAKASHIGE (JP)
| WO2002061931A1 | 2002-08-08 |
| JP2002171748A | 2002-06-14 |
| 入力端子に印加される入力電圧を昇圧し、出力端子から昇圧出力電圧を出力するチャージポンプ式昇圧回路において、 前記入力端子と前記出力端子との間に直列接続され、互いに隣接するものが交互に導通状態とされる複数のスイッチング素子と、 互いに隣接する一対の前記スイッチング素子の相互接続点に一方端が接続されたコンデンサと、 前記コンデンサの他方端にクロックパルスを供給して、当該コンデンサの一方端に接続され前記入力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第1の電位とし、前記コンデンサの一方端に接続され前記出力端子側に位置する前記スイッチング素子の前記導通状態に同期して前記他方端を第2の電位とするコンデンサ駆動回路と、 前記昇圧出力電圧を監視し、当該昇圧出力電圧が所定の基準電圧に応じた値となるように、前記クロックパルスの前記第1の電位又は前記第2の電位を調整するフィードバック制御を行うフィードバック制御回路と、 を有することを特徴とするチャージポンプ式昇圧回路。 |
| 請求の範囲第1項に記載のチャージポンプ式昇圧回路において、 前記フィードバック制御回路は、 前記昇圧出力電圧を分圧する分圧回路と、 前記基準電圧を生成する基準電圧源と、 前記分圧回路から出力される分圧電圧と、前記基準電圧との差に応じた出力を生成するアンプと、 を有し、 前記コンデンサ駆動回路は、前記アンプの出力を、前記第1の電位又は第2の電位のいずれか一方の供給源とすること、 を特徴とするチャージポンプ式昇圧回路。 |
本発明は、チャージポンプ式昇圧回路に し、特に、入力電圧の非整数倍の出力電圧 生成する回路に関する。
図2は、従来のチャージポンプ式昇圧回路の 回路図である。このチャージポンプ式昇圧回 路2は、入力電圧V IN を3倍に昇圧するチャージポンプ部4と、チャ ジポンプ部4の出力電圧V IN を降圧して出力端子N OUT に所望の出力電圧V OUT を生成するレギュレータ部6とからなる。
チャージポンプ部4は、入力端子N IN とレギュレータ部6との間に直列接続された3 のスイッチング素子SW1,SW2,SW3を有する。SW1 SW2との接続点N 1 には第1のコンデンサC1の一方の端子が接続さ れ、SW2とSW3との接続点N 2 には第2のコンデンサC2の一方の端子が接続さ れている。入力端子N IN は回路の駆動電源に接続され、当該電源電圧 が入力電圧V IN とされる。
コンデンサC1の他方の端子には電源電圧(=入 力電圧V IN )との間にスイッチング素子SW4が接続され、 地電圧GND(=0V)との間にスイッチング素子SW5が 接続される。同様に、コンデンサC2の他方の 子にはV IN との間にスイッチング素子SW6が接続され、GND との間にスイッチング素子SW7が接続される。
SW1,SW3は制御クロックCLK1によりスイッチ グされ、SW2はCLK1とは逆相の制御クロックCLK2 によりスイッチングされる。SW4,SW5は制御ク ックCLK1に応じて相補的にスイッチングする また、SW6,SW7は制御クロックCLK2に応じて相 的にスイッチングする。例えば、SW1,SW3,SW5,SW 6はCLK1がHレベルのとき(このときCLK2はLレベル となる)に選択的にオン状態となり、SW2,SW4,SW7 はCLK2がHレベルのとき(このときCLK1はLレベル なる)に選択的にオン状態となるように構成 される。
チャージポンプ部4とレギュレータ部6との 続点N R には、チャージポンプ部4の出力電圧を平滑 するコンデンサCoutが接続される。
定常状態では、CLK1がHレベルのときにC1は端 子間電圧がV IN となる状態に充電され、N 1 の電位はV IN となる。CLK2がHレベルになると、C1の他方端 電位がSW4のオンによりGNDからV IN に上昇するので、N 1 の電位は2V IN となる。このとき、SW2及びSW7がオン状態であ ることにより、C2は端子間電圧が2V IN となる状態に充電される。また、CLK1がHレベ のときには、上述したC1の充電と並行してCo utの充電も行われる。具体的には、端子間電 2V IN に充電されたC2の他方端の電位がSW6のオンに りGNDからV IN に上昇し、N 2 の電位が3V IN となる。このとき、SW3がオン状態であること によりCoutが充電され、N R に電圧3V IN が得られる。
上述のチャージポンプ部4は2段のチャージ ンプであったが、一般に、チャージポンプ (n-1)段として、N R にnV IN というn倍の昇圧電圧を得ることができる。
レギュレータ部6は、pチャネルMOSトランジ
タTrと、オペアンプAとを含んで構成される
TrはソースをN R
に接続され、ドレインをN OUT
に接続される。オペアンプAは、非反転増幅
路を構成し、その出力電圧はTrのゲートに印
加され、Trのチャネル電流を制御する。非反
入力端子(+)には基準電圧V REF
が印加され、反転入力端子(-)とN OUT
との間には帰還抵抗となるR1が接続され、ま
反転入力端子は抵抗R2を介してGNDに接続さ
る。オペアンプA及びpチャネルのMOSトランジ
スタTrは、R1とR2との接続点N D
の電位をV REF
とするようにTrのドレイン電流I D
をフィードバック制御する。その結果、N OUT
には次式で表される出力電圧V OUT
が得られる。
V OUT
=(1+R1/R2)V REF
………(1)
レギュレータ部6は、Trのドレインに印加さ
る電圧nV IN
以下の範囲で、抵抗比R1/R2に応じて、V IN
の非整数倍のV OUT
を生成することができる。
レギュレータ部6は、チャージポンプ部4で 成された高電圧を印加される。すなわち、 ギュレータ部6は高耐圧に構成する必要があ という問題があった。例えば、耐圧を上げ ためにMOSトランジスタTrのサイズを大きく ると、チャージポンプ式昇圧回路2を集積回 として構成する場合に、チップサイズが大 くなるという問題があった。また、Coutの放 電によるV OUT の変動を抑制するために、レギュレータ部6 一般にI D を小さくするように構成される。この場合、 Trはほとんどオフに近い状態で動作されるこ になり、Trのゲート電圧は、N R からソースに印加される電圧に応じた高電圧 となり得る。そのため、このゲート電圧を生 成するオペアンプAも高耐圧に構成すること 要求され、サイズが大きくなるといった問 があった。
本発明は上記問題点を解決するためになさ たものであり、高耐圧のレギュレータ部を いずに入力電圧V IN の非整数倍の出力電圧V OUT を生成可能なチャージポンプ式昇圧回路を提 供することを目的とする。
本発明に係るチャージポンプ式昇圧回路 、入力端子に印加される入力電圧を昇圧し 出力端子から昇圧出力電圧を出力するもの あって、前記入力端子と前記出力端子との に直列接続され、互いに隣接するものが交 に導通状態とされる複数のスイッチング素 と、互いに隣接する一対の前記スイッチン 素子の相互接続点に一方端が接続されたコ デンサと、前記コンデンサの他方端にクロ クパルスを供給して、当該コンデンサの一 端に接続され前記入力端子側に位置する前 スイッチング素子の前記導通状態に同期し 前記他方端を第1の電位とし、前記コンデン サの一方端に接続され前記出力端子側に位置 する前記スイッチング素子の前記導通状態に 同期して前記他方端を第2の電位とするコン ンサ駆動回路と、前記昇圧出力電圧を監視 、当該昇圧出力電圧が所定の基準電圧に応 た値となるように、前記クロックパルスの 記第1の電位又は前記第2の電位を調整するフ ィードバック制御を行うフィードバック制御 回路と、を有する。
本発明によれば、フィードバック制御回 は、昇圧出力電圧を所定の基準電圧に応じ 値に制御するために、昇圧出力電圧の変動 監視する。この監視電圧は、フィードバッ 制御を行う上で昇圧出力電圧の増減が把握 きれば十分であり、昇圧出力電圧そのもの ある必要はなく、例えば、分圧した電圧等 比較的低い電圧とすることができる。すな ち、本発明では、まず、昇圧出力電圧を印 される高耐圧のレギュレータが不要である また、入力電圧の非整数倍の電圧を生成す ためのフィードバック制御回路は、昇圧出 電圧を直接印加されず、高耐圧に構成する 要がない。よって、本発明によれば、高耐 に構成すべき部分を少なくでき、回路の小 化が可能である。
以下、本発明の実施の形態(以下実施形態 という)について、図面に基づいて説明する
図1は、本発明の実施形態であるチャージポ ンプ式昇圧回路20の概略の回路図である。チ ージポンプ式昇圧回路20は、例えば、単一 半導体チップ上に集積回路として形成する とができ、チャージポンプ部22と、フィード バック制御回路24とを含んで構成される。チ ージポンプ部22は、ここでは2段の昇圧を行 構成である。チャージポンプ部22は、それ れスイッチング素子として機能するMOSトラ ジスタSW1~SW7、昇圧コンデンサC1,C2、及び出 コンデンサCoutを含んで構成される。一方、 ィードバック制御回路24は、抵抗素子R1,R2、 オペアンプA、及び基準電圧源V REF を含んで構成される。
SW1~SW3は例えば、nチャネルMOSトランジスタ 構成され、入力端子N IN と出力端子N OUT との間に直列接続される。SW1~SW3は、図示し いスイッチング制御回路からそれぞれのゲ トにクロック信号CLK1又はCLK2を印加される。 CLK1及びCLK2は、電圧V H のHレベルと、電圧V L (電圧V L <V H )のLレベルとを一定周期で切り換え、また互 に位相が反転した関係にある。SW1,SW3はCLK1 印加され、SW2はCLK2を印加される。これによ SW1~SW3は互いに隣り合う一対が相補的に動作 し、一方がHレベルを印加されオン状態(導通 態)のとき、他方はLレベルを印加されてオ 状態(遮断状態)となる。
C1は、SW1とSW2との接続点N 1 に一方端を接続され、他方端をSW4及びSW5から なるコンデンサ駆動回路30に接続される。ま 、C2は、SW2とSW3の接続点N 2 に一方端を接続され、他方端をSW6及びSW7から なるコンデンサ駆動回路32に接続される。
コンデンサ駆動回路30,32を構成するSW4,SW6 、例えばpチャネルMOSトランジスタで構成さ れ、一方、SW5,SW7は、例えばnチャネルMOSトラ ジスタで構成される。SW4,SW6のソースはそれ ぞれオペアンプAの出力端に接続され、SW5,SW7 ソースはそれぞれGNDに接続される。C1の他 端にはSW4,SW5それぞれのドレインが接続され 。SW4,SW5はそれぞれのゲートに共通にCLK1を 加される。ここでpチャネルMOSトランジスタ 、nチャネルのものとは反対に、ゲートにL ベルを印加されるとオン状態となり、Hレベ を印加されるとオン状態となる。よって、S W4,SW5はCLK1に応じて相補的にスイッチングす 。一方、C2の他方端にはSW6,SW7それぞれのド インが接続される。SW6,SW7はそれぞれのゲー に共通にCLK2を印加され、CLK2に応じて相補 にスイッチングする。
Coutは、一方端を出力端子N OUT に接続され、他方端をGNDに接続される。Cout 、SW3のスイッチングに応じて充放電され、 の充電電圧がチャージポンプ式昇圧回路20の 出力電圧V OUT としてN OUT から出力される。スイッチングによるV OUT の変動を平滑化するために、Coutは比較的大 な容量に設定され得る。
R1,R2はN OUT
とGNDとの間に直列に接続される。R1,R2はV OUT
を分圧する分圧回路として機能し、R1,R2の接
点N B
に次式で表される分圧電圧V B
を生じる。
V B
=V OUT
・R2/(R1+R2) ………(2)
オペアンプAは、反転入力端子(-)をN B に接続され、非反転入力端子(+)を基準電圧源 V REF に接続される。オペアンプAの出力電圧V A は、SW4,SW6のソースに印加される。オペアン AはV OUT に応じた電圧V B をモニターし、チャージポンプ部22の動作状 を制御して、V OUT を調整する。
ここで、オペアンプAは一種の非反転増幅回
路を構成し、反転入力端子が接続されるN B
の電圧V B
を基準電圧V REF
に保つようにチャージポンプ部22を制御する
フィードバック制御回路24は、このオペア
プAの動作により、V OUT
を基準電圧V REF
に応じた値とするフィードバック制御を行う
。ちなみに、このV B
をV REF
に保つ制御により得られるV OUT
は(2)式から、
V OUT
=V REF
(1+R1/R2) ………(3)
となる。
次に本チャージポンプ式昇圧回路20の動 を説明する。上述のようにCLK1がHレベル(CLK1= H)のとき、CLK2はLレベル(CLK2=L)であり、一方、 CLK1がLレベル(CLK1=L)のとき、CLK2はHレベル(CLK2= H)となる。
CLK1=Hのとき、C1の一方端は、SW1を介してN IN に接続されてV IN を印加され、他方端はコンデンサ駆動回路30 よりGNDを印加され、これによりC1は充電さ る。定常状態に達したときのC1の充電電圧は V IN となる。
CLK2=Hのとき、SW2がオン状態となり、C2の一 端はN 1 に接続され、N 1 の電位を印加され、他方端はコンデンサ駆動 回路32によりGNDを印加される。このとき、N 1 の電位とN 2 の電位とを平衡させるようにC1とC2との間で 荷移動が起こり、C1が放電される分、C2は充 される。ここで、C1の他方端はコンデンサ 動回路30によりオペアンプAの出力電圧V A (>0)を印加されるので、CLK2=Hとした時点で 、N 1 の電位は(V IN +V A )となる。このN 1 の電位がC2の一方端に印加される。定常状態 達したときのC2の充電電圧は(V IN +V A )となる。
また、CLK1=Hのときには、SW1だけでなくSW3も
ン状態となり、上述のC1の充電と並行して
Coutの充電も行われる。SW3がオンとなること
より、Coutの一方端はN 2
に接続され、N 2
の電位を印加される。このとき、N 2
の電位とN OUT
の電位とを平衡させるようにC2とCoutとの間で
電荷移動が起こり、C2が放電される分、Coutが
充電される。ここで、C2の他方端はコンデン
駆動回路32によりオペアンプAの出力電圧V A
(>0)を印加されるので、CLK1=Hとした時点で
、N 2
の電位は(V IN
+2V A
)となる。このN 2
の電位がCoutの一方端に印加される。定常状
に達したときのCoutの充電電圧は(V IN
+2V A
)となり、これがV OUT
として出力される。すなわち、
V OUT
=V IN
+2V A
………(4)
である。
ここでV A
は(3)式、(4)式から、
V A
={V REF
(1+R1/R2)-V IN
}/2 ………(5)
が得られる。オペアンプAは(5)式で表されるV A
を動作点とし、非反転増幅動作を行う。例え
ば、V OUT
が(3)式で与えられる値から上昇することによ
り反転入力端子への入力電圧V B
が上昇すると、非反転入力端子(+)の電位V +
と反転入力端子の電位V -
との差(V +
-V -
)が負になることに対応して、V A
は(5)式の動作点より低下する。その結果、(4)
式で表されるV OUT
も低下することとなる。逆に、V OUT
が(3)式で与えられる値より低下した場合には
、オペアンプAはV OUT
を上昇させるように動作する。このようにフ
ィードバック制御回路24は、V OUT
が(3)式で表される基準電圧V REF
に応じた値となるようにフィードバック制御
を行う。
本チャージポンプ式昇圧回路20は、(3)式が すように、V REF 及び、R1とR2との比(R1/R2)に応じて、V IN の非整数倍のV OUT を得ることが可能である。特に、(R1/R2)を大 く設定すれば、V REF を高電圧とせずに、高電圧のV OUT を生成することができる。すなわち、オペア ンプAの入力端子電圧V + ,V - は高電圧としなくてよい。
また、従来の昇圧を行うチャージポンプ式
圧回路2では、(n-1)段の昇圧を行う構成とす
ば、nV IN
以下のV OUT
が得られた。チャージポンプ式昇圧回路20の
圧段数も上述の2段に限定されず、任意の段
数とすることができる。同一条件での比較の
ため、チャージポンプ式昇圧回路20を昇圧段
(n-1)とし、nV IN
以下のV OUT
を得る場合を考えてみる。この場合のV A
は、(4)式に相当する次式、
V OUT
=V IN
+(n-1)V A
………(6)
から、
V A
={V OUT
-V IN
}/(n-1) ………(7)
である。V A
の上限V A
(max)は、V OUT
=nV IN
とする場合の値であり、その値は
(7)式から次式で与えられる。
V A
(max)=V IN
………(8)
すなわち、オペアンプAの出力電圧V A も基本的に高電圧とする必要がない。つまり 、オペアンプAは入力端子、出力端子のいず も高電圧とする必要がなく、高耐圧に構成 なくても済む。
ちなみに、チャージポンプ式昇圧回路20で 、V A はV IN を超える電圧にも設定され得るので、オペア ンプAの耐圧の範囲内にて、1段当たりの昇圧 圧をV IN を超える値に設定し、少ない昇圧段数で従来 よりも高いV OUT を得ることも可能である。
上述の説明から明らかなように、1段当たり の昇圧電圧はコンデンサ駆動回路30,32が昇圧 ンデンサC1,C2の他方端に印加するコンデン 駆動クロックの振幅で定まる。よって、コ デンサ駆動クロックの立ち下がり時の電圧V CL をGNDに固定し、立ち上がり時の電圧V CH をオペアンプAの出力電圧V A で制御する上述の構成とは逆に、V CH を固定してV CL をオペアンプAを含む回路でフィードバック 御する構成も可能である。この場合には、 えば、V OUT が上昇したときに、上述の構成とは逆にV A を上昇させてコンデンサ駆動クロックの振幅 を縮小させるようにフィードバック制御回路 を構成する。例えば、この場合にはオペアン プAを用いて、上述の構成の非反転増幅回路 はなく反転増幅回路を構成する。
また、上述の実施形態は、電圧を正方向へ 圧させる正電圧昇圧回路であったが、負方 へ電圧の絶対値を増加させる負電圧昇圧回 とすることもできる。例えば、負電圧昇圧 路は、図1に示す回路にて、コンデンサ駆動 回路30のSW4及びSW5のゲートにCLK2を印加し、コ ンデンサ駆動回路32のSW6及びSW7のゲートにCLK1 を印加する構成とすることにより実現可能で ある。この構成では、Coutの充電電圧V OUT は(4)式で表される電圧に代えて、(V IN -2V A )となる。このV OUT はV IN が負電圧である場合には明らかに、当該V IN と比較して負方向に絶対値が増加した電圧で あり、昇圧された負電圧が得られることが理 解される。なお、昇圧段数(n-1)とすれば、V OUT は(6)式に代えて、V IN -(n-1)V A となる。
本発明によれば、高耐圧のレギュレータ 不要であり、またフィードバック制御回路2 4を構成するオペアンプAも高耐圧を要求され 、回路内にて高耐圧が要求される部分を少 くすることができる。よって、耐圧確保の めのトランジスタのサイズの大型化が抑制 れるなどの点でチップサイズの小型化が容 となる。
なお、CLK1,CLK2を供給するスイッチング制 回路は、チャージポンプ式昇圧回路20が形 される半導体チップ外に形成してもよいし 同一チップ上に形成してもよい。
Next Patent: BLOOD STORAGE VESSEL