<第1実施形態>
 以下、本発明の第一実施形態について図面� ��参照しつつ説明する。

 図1は、本発明のフィードバック制御装置 100のブロック図である。フィードバック制御 装置100は、制御対象部51と、センサ52と、A/D(A nalog/Digital)変換装置10と、加算器53と、PID(Propo rtional/Integral/ Differential)補償部54と、D/A(Digital /Analog)変換部55と、ドライバ回路56とを備える 。フィードバック制御装置100において、制御 対象部51は、入力される操作量に応じて制御� ��れ、制御された結果により所定の物理量を� ��御出力として出力する制御対象を示す。こ� ��制御対象部51から出力される制御出力は、� �ィードバック制御系によって制御され、フ� �ードバック制御装置100に入力される所望の� �標値に応じて出力されるセンサ52は、制御対 象部51に取り付けられ、制御対象部51の制御� �力となる物理量を検出し、アナログ信号に� �換して出力する。センサ52において検出され る物理量は、位置や速度、加速度などの情報 であり、検出される情報に応じたセンサが選 択され用いられる。

 A/D変換装置10には、センサ52が検出し出力 したアナログ信号が入力される。そして、前 記A/D変換装置10は、前記アナログ信号をデジ� ��ル信号に変換し、変換されたデジタル信号� ��対してデジタル信号処理を行い出力する。� ��算部53は、フィードバック制御装置100に入� �される制御対象部51の制御出力における所望 の目標値から、A/D変換装置10で出力される制� ��対象部51からフィードバックされた信号の� �を減算し、その差を偏差として出力する。

 PID補償部54は、加算部53から入力される偏 差を入力信号とし、既定値で定められる演算 処理によって演算された結果を操作量として 出力する。PID補償部54において定められる演� ��処理は、制御システムのコントローラとし� ��用いられるPID演算処理である。D/A変換部55� �、PID補償部54から入力されるデジタル信号を アナログ信号に変換し出力する。ドライバ回 路56は、入力される信号に基づいて制御対象� ��51に必要な分の操作量を出力する。

 なお、ドライバ回路56に入力される操作� �はパルス幅変調(PWM:Pulse Width Modulation)方式� �どを利用して変調された信号に変換される� �とがある。このような変換によってPWM変調� �式のように操作量をパルス信号で示すこと� �でき、アナログ量としての操作量を制御対� �に与える必要がない。従って、上記のよう� �パルス信号で入力できる場合には、D/A変換� �55を用いてアナログ値に変換せずにパルス信 号をドライバ回路56に入力することもできる� ��

 また、フィードバック制御装置100におけ� ��A/D変換装置10は、時間A/D変換回路11と、デジ タル信号補正部12と、位相補償部13とを備え� �。A/D変換装置10において、時間A/D変換回路11� ��は、入力されるアナログ信号が入力される� ��そして、時間A/D変換回路11は、入力された� �ナログ信号を量子化して、デジタル信号に� �換して出力する。時間A/D変換回路11が出力す るデジタル信号には、量子化時に付加される 量子化誤差、信号変換誤差、量子化時の非直 線性誤差などが含まれる。デジタル信号補正 部12には、時間A/D変換回路11が出力するデジ� �ル信号が入力される。そして、デジタル信� �補正部12は、入力されたデジタル信号に含ま れる誤差信号の補正処理を行い、補正された 信号を出力する。位相補償部13は、A/D変換装� ��10に設けてある、時間A/D変換回路11での変換 処理およびデジタル信号補正部12での信号処� ��において付加される入力信号に対する位相� ��れ量、すなわち入力されたアナログ信号に� ��するA/D変換装置10から出力されるデジタル� �号の位相遅れ量を、定められた演算処理に� �って補償して位相遅れ量を低減したデジタ� �信号として出力する。

 次に、A/D変換装置10における時間A/D変換回� �11について説明する。図2は、A/D変換装置10に おける時間A/D変換回路11のブロック図である� ��時間A/D変換回路11において、パルス走行回� �1は、否定論理積回路1aと複数のインバータ� �路1b~1z(INV)とを備える。否定論理積回路1aは� �一方の入力端にパルス信号StartPを受けて動� �する起動用反転回路であり、他方の入力端� �は、否定論理積回路1aの出力に直列に接続さ れる複数のインバータ回路1b~1z(INV)の最後段� �インバータの出力が接続され、パルス走行� �路1がリング状に連結接続される周回回路と� ��る。また、否定論理積回路1a(NAND)と複数の� �ンバータ回路1b~1z(INV)の電源端子には、電源� ��イン1POWを介して時間A/D変換回路11の入力端� ��INPが接続されている。そして、入力端子INP� ��入力されるアナログ入力信号V _in の電圧によってそれぞれの回路の遅延時間が 変化することで周回回路を循環するパルスの 周回周期が変化する。カウンタ2は、パルス� �行回路1から入力される周回周期情報を有す� ��信号を検出し、循環するパルスの周回数を� ��測する。ラッチ回路3は、カウンタ2から入� �される信号を、クロック信号のタイミング� �保持する。

 エンコーダ4は、パルス走行回路1におい� �巡回するパルスの位置を検出し、パルスの� �置情報を2進数に変換し出力する。ラッチ回� ��5は、エンコーダ4からの出力信号を、クロ� �ク信号のタイミングで保持する。ラッチ回� �6は、下位bitに対してはラッチ回路5からの出 力信号を、上位bitに対してはラッチ回路3か� �の出力信号を割り当て、それぞれ入力され� �信号をクロック信号のタイミングで保持す� �。演算器7は、第1の入力端に入力されるラッ チ回路6への入力信号から、第2の入力端に入� ��されるラッチ回路6からの出力信号を減算し て出力する。

 続いて時間A/D変換回路11の動作について説� �する。時間A/D変換回路11において、パルス走 行回路1は、1個の否定論理積回路1a(NAND)およ� �複数のインバータ回路1b~1z(INV)からなるリン� ��状に構成された周回回路である。そして、� ��ング状に構成された周回回路に沿ってパル� ��信号StartPを周回させる。パルス走行回路1で は、時間A/D変換回路11に入力されるアナログ� ��力信号V _in の値に応じて、周回回路を構成する否定論理 積回路1a(NAND)と複数のインバータ回路1b~1z(INV) のそれぞれの遅延時間が連続的に変化して、 パルス信号StartPの周回速度も連続的に変化す る。カウンタ2は、パルス走行回路1内でのパ� ��ス信号StartPが、否定論理積回路1a(NAND)およ� �インバータ回路1b~1z(INV)からなる周回回路を� ��回した回数を計測し、2進数のデジタルデー タとして出力する。ラッチ回路3は、カウン� �2から入力されるデジタルデータを、サンプ� ��ング周期を示すCLK信号CKsに同期して保持す� ��。

 一方、エンコーダ4は、パルス走行回路1内� �のパルス信号StartPの位置が、パルス走行回� �1を構成する否定論理積回路1a(NAND)およびイ� �バータ回路1b~1z(INV)のどの位置で周回してい� ��かをCLK信号CKsに同期して検出し、検出した� ��の位置を2進数のデジタルデータとして出力 する。エンコーダ4で検出されるパルス走行� �路1内でのパルス信号StartPの位置は、入力さ� ��るアナログ入力信号V _in の値によって変化する周回周期と、サンプリ ング周期を示すCLK信号CKsに同期して検出され る周期とが非同期であるため、検出されるご とに変化する。ラッチ回路5は、エンコーダ4� ��ら入力されるデジタルデータをCLK信号CKsに� ��期して保持する。

 ラッチ回路6は、ラッチ回路3から入力され� �デジタルデータを上位ビット、ラッチ回路5� ��ら入力されるデジタルデータを下位ビット� ��して割付け、CLK信号CKsに同期して保持する� ��ラッチ回路6に入力されたデジタルデータを 上位bitと下位bitとして合成することにより、 CLK信号CKsの周期でサンプリングされたアナロ グ入力信号V _in に応じた2進数のデジタルデータx(k)が生成さ� ��る。演算器7は、1周期前のCLK信号CKs(k)でサ� �プリングされてラッチ回路6にて保持され出� ��されるデジタルデータx(k)を、ラッチ回路4� �よびラッチ回路5がラッチ回路6に入力するデ ジタルデータx(k+1)から減算し、そしてA/D変換 回路から出力するデジタルデータDT(k)を生成� ��、外部の後段回路に出力する。上述した時� ��A/D変換回路11は、アナログ入力信号V _in に対応したデジタルデータDT(n)を、CLK信号CKs� ��周期に応じて周期的に出力(DT(1)、DT(2)、DT(3) 、・・・、DT(n))する。

 図3Aは、アナログ入力信号V _in とパルス走行回路1におけるパルス信号StartP� �伝搬遅延時間の関係を示したグラフである� �このグラフによるとアナログ入力信号V _in の電位が高いほど、パルス走行回路1内を巡� �するパルス信号StartPの伝搬遅延時間が短く� �る。図3Bは、入力されるCLK信号CKsと、その周 期に応じて出力されるデジタルデータDT(n)に� ��いての関係を示したタイミングチャートで� ��る。このタイミングチャートによると入力� ��れるCLK信号CKsの立ち上がりのタイミングで� ��デジタルデータDT(n)を出力するラッチ回路6� ��出力が変化し、時間A/D変換回路11の出力信� �として出力される。この時間A/D変換回路11の A/D変換処理で、サンプリング周期3クロック� �の遅延が発生する。

 図4を参照し、A/D変換装置10におけるデジ� ��ル信号補正部12について説明する。図4は、A /D変換装置10における時間A/D変換回路11の出力 に接続されるデジタル信号補正部12及びデジ� ��ル信号補正部12と時間A/D変換回路11の接続構 成を示すブロック図である。デジタル信号補 正部12は、直線性補正部12aと移動平均部12bと� ��備えている。デジタル信号補正部12におい� �、直線性補正部12aは、時間A/D変換回路11にお けるアナログ信号の量子化処理時に付加され ている非直線性誤差を演算処理により補正し て、直線性が改善された信号として再生し出 力する。また、直線性補正部12aは、デジタル 入力信号に対して、直線性を改善させる特性 を直線近似によって規定し、直線性が改善さ れたデジタル出力信号に変換する直線性補正 の演算処理を行う。この直線性補正処理は、 入力される情報ごとに動作中に処理を切り替 えることなく継続して行われる。入力される データの周期、すなわち時間A/D変換回路11の� ��ンプリング周期に応じた遅延時間が固定的� ��発生する。

 移動平均部12bは、時間A/D変換回路11にお� �るアナログ信号の量子化処理時に付加され� �いる量子化誤差、変換誤差を演算処理によ� �平均化し、入力される信号に含まれるラン� �ム性の外乱情報を低減させる。また、移動� �均部12bは、順次入力される情報(サンプル)に 基づいて所望の数の情報(サンプル)における� ��均値を演算する移動平均処理を行う。この� ��動平均処理による遅延時間は、平均化処理� ��行うサンプル数に依存し、サンプリング周� ��のサンプル数倍の遅延時間が発生する。こ� ��らの処理により、デジタル信号補正部12は� �時間A/D変換回路11で生じる非線形な特性を補 正し、線形な特性で出力する。

 図5、図6を参照し、位相補償部13について 説明する。図5A、図5Bは、所望する位相補償� �13の周波数応答特性を示し、縦軸はそれぞれ ゲイン特性と位相特性を示すグラフである。 この図に示されるグラフの横軸は、処理され る信号における周波数を示す周波数軸であり 、その単位はHz(ヘルツ)である。また、縦軸� �、単位がdB(デシベル)のゲインと、単位が度� ��位相角がそれぞれ示される。図5A、図5Bで示 される周波数特性は、入力される信号の高域 成分のゲインを高くし、入力される信号の位 相を進める「進み補償」の特性を示している 。この周波数特性を、連続時間系における伝 達関数F(s)で表すと次式(1)になる。

 式(1)において、sはラプラス演算子であり、 αは式(2)で示される変数であり、T _m は式(3)で示される変数である。

 式(2)において、φ _m は、最大の位相進み角の値(位相進み量)を示� ��。

 式(3)において、f _m は、最大の位相進み角を示す周波数を示す。 なお、f _m は、後述する図8のフィードバック制御装置10 0の一巡伝達関数の周波数特性から、フィー� �バック制御の安定性判定によって得られた� �イン交差周波数を設定する。図5A、図5Bに示� ��れるグラフには、ゲイン交差周波数f _m が15Hz(ヘルツ)であり、そのゲイン交差周波数 f _m における位相進み角φ _m が45度であることが示されている。このよう� ��連続時間系の伝達特性を用いて、所望の位� ��補償特性を特定することができる。

 次に連続時間系で示される伝達特性を、� ��散時間系の処理(デジタルフィルタ)で実現� �る際の近似方法として双一次変換処理を利� �した場合について説明する。以下の式(4)は� �前述の式(1)で示される伝達関数を双一次変� �によって、離散時間系での伝達関数F(z)に変� ��した式である。

 式(4)において、zは進み演算子であり、z ^-1 は遅れ演算処理を意味する。T _s はサンプリング周期(秒)である。以下の式(5)� ��、サンプリング周波数f _s (Hz:ヘルツ)と、サンプリング周期T _s (秒)との関係を示す式である。なお、サンプ� ��ング周波数f _s は、時間A/D変換回路11におけるサンプリング� ��波数と同じ値である。

 また、次式(6)~式(8)によって定義される変 数を用いることによって、前述の式(4)は、式 (9)に変換することができる。

 図6は、図5で示された位相補償特性をデジ� �ルフィルタで構成するときの位相補償部13の ブロック図である。位相補償部13において、� ��算器13aと13c、13fは、それぞれゲインa ₀ とa ₁ 、b ₁ を入力された信号に乗算して出力する。1サ� �プル遅延素子13bと13eは、それぞれ入力され� �入力信号からサンプリング周波数の1クロッ� ��分遅らせた出力信号を出力する。加算器13d� ��、3つの入力端子から入力される各信号を加 算して出力する。

 次に、位相補償部13における構成要素の� �続について説明する。乗算器13aは、入力端� �が入力端子13xに接続され、出力端子が加算� �13dの第1の入力端子に接続される。1サンプル 遅延素子13bは、入力端子が入力端子13xに接続 され、出力端子が乗算器13cの入力端子に接続 される。乗算器13cは、入力端子が1サンプル� �延素子13bの出力端子に接続され、出力端子� �加算器13dの第2の入力端子に接続される。1サ ンプル遅延素子13eは、入力端子が出力端子13y に接続され、出力端子が乗算器13fの入力端子 に接続される。乗算器13fは、入力端子が1サ� �プル遅延素子13eの出力端子に接続され、出� �端子が加算器13dの第3の入力端子に接続され� ��。加算器13dは、第1の入力端子が乗算器13aの 出力端子に接続され、第2の入力端子が乗算� �13cの出力端子に接続され、第3の入力端子が� ��算器13fの出力端子に接続され、出力端子が� ��力端子13yに接続される。この位相補償部13� �、前述の式(9)で示される伝達関数の特性を� �している。

 以上に示されたA/D変換装置10では、入力� �れるアナログ信号に対して、デジタル変換� �れて出力されるデジタル信号としての位相� �れ量を、定められた演算処理によって補償� �て位相遅れ量を低減したデジタル信号とし� �出力することができる。

 続いて、上記のA/D変換装置10のフィード� �ック制御装置100への適応について説明する� �フィードバック制御装置100の構成要素の中� �、信号周波数に依存する特性を有するもの� �、上記のA/D変換装置10のほかに、制御対象部 51とPID補償部54がある。制御対象部51の周波数 特性は、実際の動作における動作特性から、 特徴的な動作に着目しシステムの同定を行っ てモデル化することができ、システムが同定 されたモデルの特性に基づいて制御対象部51� ��代表する特性として定義することができる� ��

 次に、図7を参照し、周波数特性を有する PID補償部54について説明する。図7Aは、PID補� �部54のブロック図である。PID補償部54は、3つ の補償演算要素とそれらの補償演算要素が出 力する操作量を加算する加算部54dを備える。 3つの補償演算要素には、P補償部54aと、I補償 部54bと、D補償部54cとがあり、各補償演算要� �が出力する操作量は、加算部54dによって線� �結合により構成されている。P補償部54aは偏� ��に比例した操作量を出力し、I補償部54bは偏 差を積分した操作量を出力し、D補償部54cは� �差を微分した操作量を出力する。

 図7Bは、各補償要素の特徴を示している� �フィードバック制御システムにおける過渡� �性は、P補償部54aとD補償部54cの作用により改 善され、システムの目標値までの応答性を速 くする働きがある。フィードバック制御シス テムにおける定常特性は、I補償部54bの作用� �より改善され、目標からずれる偏差をなく� �、目標値と制御出力とを一致させる働きが� �る。フィードバック制御システムにおける� �衰性は、D補償部54cの作用により改善され、� ��乱や雑音などの要因により発生する制御出� ��の振動的な変動を抑制する働きがある。一� ��、P補償部54aにおける比例ゲインやD補償部54 cにおける微分ゲインが大きすぎると制御シ� �テムが不安定になることがある。各補償演� �要素はそれぞれ異なる特性を持ち、それら� �特性を組み合わせたPID補償としてフィード� �ック制御システムに利用され、過渡特性と� �常特性、減衰性のバランスをとってシステ� �の総合特性を改善させる。PID補償部54は、前 述のA/D変換装置10における位相補償部13の特� �設定と独立して特性を設定することができ� �。

 次に、フィードバック制御装置100の動作� ��ついて示す。フィードバック制御装置100に� ��いて、制御対象部51には、目的対象を制御� �るために適切な制御量の制御信号が入力さ� �る。そして、制御対象部51は、入力された制 御量に応じて制御を行う。制御対象部51には� ��制御出力を示す物理量を検出し出力するた� ��のセンサ52が取り付けられている。センサ52 には、A/D変換装置10が接続され、センサ52が� �出した物理量がアナログ信号としてA/D変換� �置10に入力される。そして、A/D変換装置10は� ��力されたアナログ信号をデジタル信号に変� ��し、加算器53に入力する。

 加算器53は入力される制御目標値に対し� �A/D変換装置10から入力されるデジタル信号(� �ィードバック信号)を減算して偏差を求め、� ��の偏差を加算器53に接続されているPID補償� �54に入力する。PID補償部54には、D/A変換部55� �接続され、入力された偏差にPID補償処理に� �って制御対象51への操作量を示す情報を生成 し、PID補償部54は、生成された情報を、D/A変� ��部55に入力する。D/A変換部55は、入力された 情報をアナログ値に変換して、D/A変換部55に� ��続されたドライバ回路56に入力する。ドラ� �バ回路56は、入力されるアナログ値で示され た制御量をドライバ回路56に接続された制御� ��象51に入力する。

 また、A/D変換装置10において、時間A/D変� �回路11には、センサ52から入力されるアナロ� ��信号が入力され、時間A/D変換回路11はアナ� �グ信号をデジタルデータに変換してデジタ� �信号補正部12に入力する。デジタル信号補正 部12は、入力されたデジタルデータを直線性� ��償部12aで直線性補償処理して、直線性補償� ��行われた信号を移動平均処理部12bで移動平� ��処理して、デジタル信号補正部12に接続さ� �た位相補償部13に入力する。位相補償部13に� ��、移動平均処理が行われた信号が入力され� ��時間A/D変換回路11とデジタル信号補正部12で 生じる位相遅れを位相補償部13が位相補償処� ��して、補償されたデジタル信号として出力� ��る。

 上記のフィードバック制御装置100におけ� ��A/D変換装置10、制御対象部51とPID補償部54の� ��波数特性と、他の要素の定数ゲインの値を� ��算することによって、フィードバック制御� ��置100の周波数特性(一巡伝達関数)を求める� �とができる。フィードバック制御装置100に� �けるフィードバック制御システムの周波数� �性を決定する際に、それぞれの定数は、フ� �ードバック制御システムの安定性と応答性� �バランスを加味して決められる。

 続いて、フィードバック制御装置100におけ� ��フィードバック制御システムの安定性を判� ��する方法について説明する。フィードバッ� ��制御システムの安定性を判定する方法には� ��いくつかの方法が知られている。ここでは� ��連続時間系における周波数特性を利用した� ��定方法を利用して、その安定性について判� ��する。その判定方法によると、フィードバ� ��ク制御システムを安定とするには、システ� ��全体(一巡伝達関数)のゲイン特性が0dB(デシ� ��ル)付近のゲイン交差周波数f _m において、位相特性における位相余裕PM(Phase� �Margin)を得る必要がある。位相余裕PMは、ゲ� �ン交差周波数f _m における位相が、位相遅れ量180度(位相角度-1 80度)を基準とした進み角の値として表される 。位相の進み角は、位相遅れ量180度よりも進 ませることで得ることができる。ここで、フ ィードバック制御システムの安定性を判断す る場合の閾値の値を0度とすると、フィード� �ック制御システムが安定の場合は位相余裕� �0度を越える値(正の値)を示し、フィードバ� �ク制御システムが不安定の場合は位相余裕� �0度以下(負の値)を示す。

 図8を参照し、フィードバック制御装置100 においてA/D変換装置10を用いたフィードバッ� ��制御システムの安定性判定について説明す� ��。図8の(a)及び(b)は、フィードバック制御装 置100の一巡伝達関数の周波数特性を示し、縦 軸はそれぞれゲイン特性と位相特性を示す。 横軸は、フィードバック制御システムにおけ る信号周波数を示す周波数軸であり、その単 位はHz(ヘルツ)である。また、縦軸は、単位� �dB(デシベル)のゲインと、単位が度の位相角� ��それぞれ示される。

 グラフ8a1とグラフ8b1は、フィードバック� ��御システムの安定性判定では不安定と判定� ��れる状態が示されている。このような状態� ��フィードバック制御システムでは、異常な� ��振が生じることがある。このグラフ8a1とグ� ��フ8b1で示される状態は、A/D変換装置10にお� �る位相補償を行っていない状態が示されて� �る。グラフ8a1で示されるゲインの値が0dB(デ� ��ベル)を示すゲイン交差周波数fm(約15Hz(ヘル� ��))において、グラフ8b1で示される位相の値� �、ほぼ180度である。すなわち位相余裕角が� �ぼ0度であり、位相余裕が確保できていない� ��態であることが示されている。

 ここで、時間A/D変換装置10の位相補償部13 での位相補償機能を利用して、フィードバッ ク制御装置100におけるフィードバック制御シ ステムの安定度を確保できるように位相補償 量を設定する。

 時間A/D変換装置10で行う位相補償において� �図8の(a)のグラフ8a1で示された位相遅れ量を� ��準とする。この基準状態として示されるグ� ��フ8a1が示す次の値が位相補償量を求める条� ��となる。その値は、システムを安定とする� ��めに必要な位相の進み量φ _m と、その位相の進み量を規定するゲイン交差 周波数f _m とである。ここでは、図8で示されるグラフ� �ら、必要とされる位相の進み量φ _m とゲイン交差周波数f _m は、次式(10)と式(11)で示される条件が示され� ��いる。

 式(10)、式(11)に示された条件に基づき前述� �式(1)から式(9)を参照し、位相補償部13の位相 進み補償処理の変数を求める。連続系の伝達 関数F(s)の変数αとT _m は、式(10)と式(11)で示された位相の進み量φ _m とゲイン交差周波数f _m で示されたφ _m とにしたがって、式(2)と式(3)とに示された関 係式を用いて求めることができる。

 図8は、上記の変数によって、A/D変換装置10� ��おける位相補償部13において位相補償を行� �、フィードバック制御装置100の一巡伝達関� �を見直した周波数応答特性のグラフ8a2とグ� �フ8b2を示すグラフである。グラフ8a2とグラ� �8b2は、位相補償によって位相余裕が確保で� �ていることを示している。前述したとおりA/ D変換装置10によって位相進み補償を行う前に 示されたグラフ8a1においては、ゲイン交差周 波数15Hz(ヘルツ)付近において位相余裕は、ほ ぼ0度である。グラフ8a1で示される特性に対� �て位相補償によって特性が見直されたグラ� �8a2とグラフ8b2では、A/D変換装置10による位相 進み補償の効果によって、位相補償前のゲイ ン交差周波数f _m であった15Hz(ヘルツ)付近で、約45度位相を進� ��せることができ、位相補償によって見直さ� ��た特性での一巡伝達特性における新たなゲ� ��ン交差周波数f ₁ である25Hz(ヘルツ)付近において、約25度の位� ��余裕が得られたことが示されている。

 以上に示されたように、フィードバック� ��御装置100のフィードバック路に配置されたA /D変換装置10において信号の位相を進める「� �み補償」を行うことにより、フィードバッ� �制御特性を改善し、安定性が確保すること� �できる。制御対象部51に対する制御特性の補 償を、PID補償部54と分けてフィードバック路� ��配置したA/D変換装置10で行うことにより、� �ィードバック量と制御目標値から操作量を� �成する際に、フィードバック量と制御目標� �に対してそれぞれ独立させた位相特性を持� �せることが可能となり、フィードバック制� �特性を決定する際の自由度をあげることが� �きる。入力されたアナログ信号を時間A/D変� �回路11でデジタル信号に変換し、後段のデジ タル信号補正部12でデジタル信号のばらつき� ��補正し、位相補償部13で適切な位相補償を� �うにより、より正確なA/D変換装置10を提供す ることが可能となる。

<第2実施形態>
 第2実施形態では、A/D変換装置20における位� ��補償部の特性が変更可能な実施形態につい� ��説明する。

 図9を参照し、位相補償の特性が変更可能 なフィードバック制御装置200について説明す る。図9は、フィードバック制御装置200のブ� �ック図である。フィードバック制御装置200� �、制御対象部51と、センサ52と、A/D変換装置2 0と、加算器53と、PID補償部54と、D/A変換部55� �、ドライバ回路56とを備える。先に示された 図1と同じ機能を有する部材には同じ符号を� �け、その説明は図1の説明を参照し、異なる� ��成であるA/D変換装置20を中心に以下に説明� �行う。

 フィードバック制御装置200において、制� ��対象部51の状態を示す制御出力をセンサ52が 検出してアナログ信号で出力する。A/D変換装 置20は、センサ52が出力したアナログ信号を� �力してデジタル信号に変換し、変換された� �ジタル信号に対して、その信号に応じた補� �処理を行って出力する。加算部53は、フィー ドバック制御装置200に入力される制御対象部 51の制御出力の制御目標値から、A/D変換装置2 0を介してデジタル信号で出力されたフィー� �バック信号を減算し、その差を偏差として� �力する。制御対象部51は、その偏差に応じた 操作量が入力され制御される。

 上記のようにフィードバック制御装置200� ��おけるフィードバック制御システムの制御� ��号の流れは、図1で示されたフィードバック 制御装置100に従っており、フィードバック路 に配置されるA/D変換装置20を介した負帰還の� ��号の流れとなる。フィードバック制御装置2 00は、フィードバック制御によって制御対象� ��51を逐次制御する。また、フィードバック� �に配置されるA/D変換装置20は、入力される信 号に応じて位相補償特性を切り替える機能を 有する。この機能を利用してフィードバック 制御装置200を安定化させる。

 続いてA/D変換装置20の各構成要素につい� �説明する。デジタル信号補正部22には、時間 A/D変換回路11から出力されるデジタル信号が� ��力される。そして、デジタル信号補正部22� �、入力されたデジタル信号に含まれる誤差� �号に対して前述の図4を参照して説明した補� ��処理を行い、補正された信号を出力する。� ��た、デジタル信号補正部22は、接続される� �位コントローラ24からの設定信号で示された 情報に基づいて特性を変更できる。デジタル 信号補正部22は、上位コントローラ24から設� �信号が入力されると、入力された設定信号� �示される情報を内部に備える半導体メモリ� �等に配置される変数記憶部で記憶すること� �でき、記憶された情報に基づいて補正処理� �行い、補正された信号を出力する。上位コ� �トローラ24から入力される設定信号には、移 動平均処理に使用される入力信号数(サンプ� �数m)の情報が含まれる。

 A/D変換装置20において、位相補償部23は、 時間A/D変換回路11における変換処理、および� ��ジタル信号補正部22における信号処理にお� �て付加される入力信号に対する位相遅れ量� �すなわち入力されたアナログ信号に対して� �デジタル変換され出力されるデジタル信号� �しての位相遅れ量を、定められた演算処理� �よって補償して位相遅れ量を低減したデジ� �ル信号として出力する。

 図10を参照し、接続される上位コントロー� �24によって設定変更される位相補償部23の動� ��について説明する。位相補償部23は、接続� �れる上位コントローラ24から入力される設定 信号の情報に基づいて特性が変更される。位 相補償部23は、上位コントローラ24から設定� �号が入力されると、入力された設定信号で� �される情報を内部に備える半導体メモリー� �配置される変数記憶部で記憶することがで� �、記憶された信号に基づいて補正処理を行� �、補正された信号を出力する。位相補償部23 の特性は、先に示された位相補償部13と同じ� ��達関数で表すことができる。そして、その� ��達関数は前述の式(9)によって定められ、上� ��コントローラ24によって設定される変数a ₀ 、a ₁ 、b ₁ の値によって前記伝達関数の特性が決定され る。位相補償部23には、上位コントローラ24� �ら変数a ₀ 、a ₁ 、b ₁ の値が入力され、入力された変数a ₀ 、a ₁ 、b ₁ の値に基づいて式(9)の処理が行われる。

 上位コントローラ24は、演算処理部とRAM(R andom Access Memory)とROM(Read Only Memory)とEEPROM(El ectrically Erasable and Programmable Read Only Memory) とI/O(Input/Output)などを備えている。そして、� ��位コントローラ24は、演算処理を実行する� �算処理部がRAMを一時的なワークエリアや、� �定記憶領域や、プログラム領域として使用� �ながら、ROMに書き込まれた基本プログラム� �適宜実行し、I/Oを介して接続されている外� �機器および内部機器などを制御している。� �た、上位コントローラ24は、A/D変換装置20内� ��の記憶領域として備えるEEPROMを、処理プロ� ��ラム、各種テーブルとしての情報、処理結� ��など情報の記憶領域として利用する。なお� ��上記演算処理部は、CPU((Central Processing Unit) またはDSP(Digital Signal Processor)によって実現� �きる。

 この上位コントローラ24は、時間A/D変換� �路11が出力するデジタル信号がI/Oを通して入 力されて、データとして取り込まれる。そし て、演算処理部において処理された結果に応 じて、デジタル信号補正部22および位相補償� ��23の特性を決定する制御変数の設定情報を� �成する。上位コントローラ24は、生成した制 御変数を有する制御信号をデジタル信号補正 部22および位相補償部23に入力する。これに� �り、デジタル信号補正部22および位相補償部 23の特性が切り替えられる。

 続いて上位コントローラ24が行うデジタ� �信号補正部22および位相補償部23の特性の切� ��替えを行ったときの効果について示す。こ� ��では、例として、時間A/D変換回路11から出� �される信号が所定外に大きな変化量を伴っ� �信号であった場合を説明する。時間A/D変換� �路11から出力されるデジタル信号に、急激に 変化する成分が含まれる場合、サンプル数を 変更しない移動平均処理では、出力に大きく 影響が現れる。この状態では、A/D変換装置20� ��らの出力値がばらついているように現れる� ��そこで、上位コントローラ24が急激に変化� �る成分の存在により所定外に大きな変化量� �検出した場合に、デジタル信号補正部22での 移動平均処理のサンプル数を増やす。これに より、入力されたデジタル信号に含まれた所 定外に大きな変化量を伴った信号成分に対し 、より多くのサンプル数によって平均化処理 することができ、所定外に大きな急峻な信号 変化を抑圧することができる。また、所定外 に大きな急峻な変化を示す信号が、入力され るデジタル信号のサンプルごとにランダムで 発生する雑音のような信号であれば、サンプ ル数を増やした移動平均化処理による抑圧効 果はより大きくなる。この処理は、上位コン トローラ24が、時間A/D変換回路11から出力さ� �るデジタル信号を随時検出することで実施� �きる。

 時間A/D変換回路11から入力されるデジタ� �信号に対して、移動平均処理のサンプル数� �変更されることにより、デジタル信号処理� �22において、移動平均処理結果として出力さ れる信号における位相遅延量が変動する。そ こで、デジタル信号補正部22における移動平� ��処理のサンプル数変更にあわせて、この位� ��遅延量の変動による影響を低減させる補正� ��理を行うための変数を位相補償部23に設定� �、位相補償処理の特性変更によって変動す� �位相遅れ量を補正する。

 続いて上位コントローラ24による制御変� �の生成処理について説明する。上位コント� �ーラ24は、入力信号テーブルを参照し、入力 された波高値の変化量を検出する。サンプル 時刻kにおける変化量δDT(k)は、直近のサンプ� ��時刻kに入力されたデジタル信号DT(k)の値と� ��その1つ前のサンプル時刻(k-1)での処理によ� ��て入力されたデジタル信号DT(k-1)の値との差 の絶対値によって規定される。変化量δDT(k)� �次式(12)で示される。

 上位コントローラ24は、式(12)によって示� ��れる変化量δDT(k)の大きさに基づき、変化量 δDT(k)の大きさが予め定められた範囲によっ� �規定される分類にしたがって、デジタル信� �補正部22内部で行われる移動平均処理でのサ ンプル数mが決められる。

 次に、サンプル数mの値に応じて、デジタ ル信号補正部22および位相補償部23の特性を� �定する変数を定める。特性を決定する変数� �、それぞれ式(1)~式(9)を用いて求めることが� ��きる。

 図11を参照して、A/D変換装置20における設 定情報を記憶する変数テーブルについて説明 する。図11Aは、上位コントローラ24に入力さ� ��たデジタル信号が記憶される入力信号テー� ��ルのデータ構成およびデータ例を示す概略� ��である。図示されるように、入力信号テー� ��ルは、行と列からなる2次元の表示形式のデ ータであり、サンプリング番号k、デジタル� �ータDT(k)の各項目の列を有している。サンプ リング番号kには、上位コントローラに入力� �れた時刻情報の代わりに入力されたデジタ� �データを一意に示す指標が記録される。ま� �、デジタルデータDT(k)には、サンプリング番 号kに応じて入力されたデータの波高値を示� �値が記録される。入力信号テーブルの行は� �2行用意され、連続する2つのサンプリング番 号kと(k-1)で示されるデジタルデータDT(k)とDT(k -1)の値が記録される。そして、過去のサンプ リング番号(k-1)のデータは次のデータが記録� ��れる際に上書きされ、最新のサンプリング� ��号(k+1)が示すデジタルデータDT(k+1)が記録さ� ��る。

 図11Bは、デジタル信号補正部22での移動� �均処理のサンプル数を選択する際に参照さ� �るサンプル数選択テーブルのデータ構成お� �びデータ例を示す概略図である。図示され� �ように、サンプル数選択テーブルは、行と� �からなる2次元の表示形式のデータであり、� ��号、変化量閾値δDT_max、移動平均処理を行� �サンプル数mの各項目の列を有している。サ� ��プル数選択テーブルの各行は、変化量δxを� ��類する変化量閾値δDT_max、移動平均処理に� �いて選択される移動平均処理サンプル数mを� ��している。変化量閾値δDT_maxは、上位コン� �ローラ24において検出された変化量δDT(k)の� �と対比され、変化量δDT(k)の大きさによる分� ��を行う時の閾値が示されている。変化量δDT (k)の値は変化量閾値δDT_maxと順に比較して、� ��化量δDT(k)の値がそれぞれの行に示される変 化量閾値δDT_max以下となる行の中で、最大の� ��化量閾値δDT_maxを示す行に示されるサンプ� �数mが選択される。そして、選択されたサン� ��ル数mによってデジタル信号補正部22におい� ��移動平均処理が行われる。ここでのサンプ� ��数mの列には、それぞれの変化量の大きさに 応じて予め設定された数値が記憶されている 。

 図11Cは、移動平均処理、位相補償処理を行� ��際に、デジタル信号補正部22、位相補償部23 に設定される設定情報が記憶される変数テー ブルのデータ構成およびデータ例を示す概略 図である。図示されるように、変数テーブル は、行と列からなる2次元の表示形式のデー� �であり、サンプリング周期T _s 、ゲイン交差周波数f _m 、移動平均処理を行うサンプル数m、位相補� �処理を行うための位相進み量φ _m 、連続時間系伝達関数の変数α、T _m 、離散時間系伝達関数の変数a ₀ 、a ₁ 、b ₁ の各項目の列を有している。変数テーブルの 行は、移動平均処理において選択されるサン プル数mに応じて選択される各変数を示して� �る。サンプリング周期T _s と移動平均処理を行うサンプル数mとゲイン� �差周波数f _m から、次式(13)を用いて位相補償処理を行う� �めの位相進み量φ _m を求めることができる。

 また、移動平均処理を行うサンプル数m、ゲ イン交差周波数f _m 、位相補償処理を行うための位相進み量φ _m 、次式(14)で示されるT _fm の各値と前述された各関係式を用いて、連続 時間系伝達関数の変数α、T _m 、離散時間系伝達関数の変数a ₀ 、a ₁ 、b ₁ の各項目の値を決定することができる。

 式(14)におけるT _fm は、ゲイン交差周波数f _m の周期を示す。デジタル信号補正部22におけ� ��移動平均処理では選択されたサンプル数mが 適用され、位相補償部23における位相補償処� ��では変数a ₀ 、a ₁ 、b ₁ が適用されそれぞれの処理が行われる。この ような変数テーブルを用いることで、デジタ ル信号補正部22における移動平均処理と位相� ��償部23における位相補償処理とにおいてそ� �ぞれの特性を合わせて設定することができ� �。

 位相補償処理を行うための位相進み量φ _m、 ゲイン交差周波数f _m は、適用されるシステムの特性によって予め 定められる定数である。また、変数テーブル に記憶される情報は、共通で利用される定数 として用いられる場合には、予めそれぞれの 情報の標準値が設定され記憶されているもの とすることができる。

 上位コントローラ24によるA/D変換装置20の 特性変更処理について、図12のフローチャー� ��を用いて説明する。最初に上位コントロー� ��24には、時間A/D変換回路11から出力されるデ ジタル信号が入力される。次いで、上位コン トローラ24は、サンプル時刻kの値と入力され たデジタル信号によって示される値(波高値)� ��、入力信号テーブルに記録する波高値入力� ��理を行う(ステップSa1)。そして、上位コン� �ローラ24は、入力信号テーブルを参照し、入 力された波高値の値DT(k)から波高値の変化量� �DT(k)を求める。サンプル時刻kにおける変化� �δDT(k)は、直近のサンプル時刻kに変換処理さ れたデジタル信号DT(k)の値と、その1つ前のサ ンプル時刻(k-1)での変換処理によって記録さ� ��たデジタル信号DT(k-1)の値との差の絶対値|DT (k)-DT(k-1)|によって規定される。上位コントロ ーラ24は、サンプル数選択テーブルを参照し� ��変化量δDT(k)の大きさが、予め定められた範 囲で規定される分類にしたがって、デジタル 信号補正部22内部で行われる移動平均処理で� ��サンプル数mを決定し、変数テーブルにその 値を記録する(ステップSa2)。

 上位コントローラ24は、変数テーブルに記� �されたサンプル数mを参照し、上記で決定さ� ��たサンプル数mに応じた位相の進み量φ _m を決定し、変数テーブルにその値を記録する 。サンプル数mに応じた位相の進み量φ _m は、前述の式(13)で示される演算処理によっ� �求められる(ステップSa3)。上位コントローラ 24は、変数テーブルに記憶されたサンプル数m と位相の進み量φ _m を参照し、位相補償部23で処理される位相進� ��補償処理の連続時間系での伝達関数の変数� �とT _m を決定し、変数テーブルにその値を記録する 。サンプル数mと位相の進み量φ _m に応じた変数αとT _m は、前述の式(2)と式(3)で示される演算処理に よって求められる(ステップSa4)。上位コント� ��ーラ24は、変数テーブルに記憶された伝達� �数の変数αとT _m 、T _s の値を参照し、位相補償部23で処理される位� ��進み補償処理の離散時間系での伝達関数の� ��数a ₀ とa ₁ 、b ₀ を決定し、変数テーブルにその値を記録する 。変数αとT _m 、T _s に応じた変数a ₀ とa ₁ 、b ₀ は、前述の式(6)~式(8)で示される演算処理に� �って求められる(ステップSa5)。

 上位コントローラ24は、変数テーブルに記� �されたサンプル数mを参照し、決定された移� ��平均処理のサンプル数mを、デジタル信号補 正部22の特性設定信号としてデジタル信号補� ��部22に出力する。デジタル信号補正部22は、 入力されたサンプル数mを内部に備える記憶� �に記録し、内部の変数記憶部に記録された� �ンプル数mに従い、m個のサンプルにおける移 動平均処理を行い、移動平均処理の結果を位 相補償部23に入力する(ステップSa6)。上位コ� �トローラ24は、変数テーブルに記憶された変 数a ₀ とa ₁ 、b ₀ を、位相補償部23の特性設定信号として位相� ��償部23に出力する。位相補償部23は、入力さ れた変数a ₀ とa ₁ 、b ₀ を内部に備える変数記憶部に記録し、内部の 変数記憶部に記録された変数a ₀ とa ₁ 、b ₀ に従い、デジタル信号補正部22から入力され� ��移動平均処理の結果に基づいて位相補償処� ��を行う。そして、位相補償部23は、位相補� �処理の結果をA/D変換装置20の出力として出力 し、位相補償処理を終了する(ステップSa7)。

 上記のように、第2実施形態では、上位コ ントローラ24によって、時間A/D変換回路11の� �力に応じてデジタル信号補正部22と位相補償 部23の特性を連動させて切り替えることがで� ��る。その位相補償部23の特性の切り替えは� �位相補償処理の特性を決定する変数を変更� �ることにより、入力された信号の状況に応� �て、デジタル信号補正部22、32の特性と位相� ��償部23、33の特性とを適応的に変更すること ができる。従って、A/D変換装置20、30に異常� �の入力信号が入力されたことを検出して、� �常信号の影響を低減させる処理を適応的に� �える。また、システムの特性が変動する場� �でも、変動に応じた制御ができる。先に示� �れた第1実施形態では、A/D変換装置10におけ� �位相補償部13の特性は、予め定められる変数 によって定められ、A/D変換装置10を適用して� ��る装置の動作中においてはA/D変換装置10の� �償特性を固定して利用される実施形態であ� �。また、第2実施形態では上位コントローラ2 4によりプログラマブルに任意に設定を変更� �き、入力信号の状態に応じた適応制御が行� �る。

<第3実施形態>
 第3実施形態では、A/D変換装置30における位� ��補償部の特性を決定する変数を変更させる� ��とができる。

 図13は、フィードバック制御装置300のブ� �ック図について示している。図13を参照し、 位相補償の特性が変更可能なフィードバック 制御装置300について説明する。フィードバッ ク制御装置300は、制御対象部51、センサ52、A/ D変換装置30、加算器53、PID補償部54、D/A変換� �55、ドライバ回路56を備える。先に示した図1 と同じ機能を有する部材には同じ符号を付け 、その説明は図1の説明を参照し、異なる構� �であるA/D変換装置30を中心に以下に説明を行 う。

 フィードバック制御装置300において、セ� ��サ52が、制御対象部51の状態を示す制御出力 を検出してアナログ信号で出力する。A/D変換 装置30は、センサ52が出力したアナログ信号� �入力してデジタル信号に変換し、変換され� �デジタル信号にその信号に応じた補償処理� �行って出力する。加算部53は、フィードバッ ク制御装置300に入力される制御対象部51の制� ��出力の制御目標値から、A/D変換装置30を介� �てデジタル信号で出力されたフィードバッ� �信号を減算し、その差を偏差として出力す� �。制御対象部51は、その偏差に応じた操作量 が入力され制御される。

 上記のようにフィードバック制御装置300� ��おけるフィードバック制御システムの制御� ��号の流れは、図1で示されたフィードバック 制御装置100に従っており、フィードバック路 に配置されるA/D変換装置30を介した負帰還の� ��号の流れとなる。フィードバック制御装置3 00は、フィードバック制御によって制御対象� ��51を逐次制御する。また、フィードバック� �に配置されるA/D変換装置30は、入力される信 号に応じて位相補償特性を切り替える機能を 有する。この機能を利用してフィードバック 制御装置300を安定化させることができる。

 続いてA/D変換装置30の各構成要素につい� �説明する。A/D変換装置30において、デジタル 信号補正部32は、時間A/D変換回路11から出力� �れるデジタル信号を入力し、入力されたデ� �タル信号に含まれる誤差信号に対して図4を� ��照した補正処理を行い、補正された信号を� ��力する。また、デジタル信号補正部32は、� �続されている上位コントローラ34からの設定 信号によって示された情報に基づいて特性を 変更できる。デジタル信号補正部32は、上位� ��ントローラ34から設定信号が入力されると� �入力された設定信号で示される情報を内部� �備える半導体メモリー等に配置される変数� �憶部で記憶することができる。そして、デ� �タル信号補正部32は、記憶された情報に基づ いて補正処理を行い、補正された信号を出力 する。上位コントローラ34から入力される設� ��信号には、移動平均処理に使用される入力� ��号数(サンプル数m)の情報が含まれる。

 図14を参照し、第3実施形態に係る位相補� ��部33の構成について説明する。A/D変換装置30 において、位相補償部33は、時間A/D変換回路1 1における変換処理、およびデジタル信号補� �部32における信号処理において付加される入 力信号に対する位相遅れ量、すなわち入力さ れたアナログ信号に対して、デジタル変換さ れ出力されるデジタル信号としての位相遅れ 量を、定められた演算処理によって補償して 位相遅れ量を低減したデジタル信号として出 力する。図14のブロック図には、位相補償部3 3の内部構成と上位コントローラ34との接続が 示されている。位相補償部33は、位相補償処� ��部33a、33b、33c、およびセレクタスイッチ33SW を備えている。

 位相補償部33において、位相補償処理部33a� �、入力端子が位相補償部33の入力端子に接続 され、出力端子が位相補償処理部33bの入力端 子とセレクタスイッチ33SWの第1の入力端子に� ��続される。位相補償処理部33bは、入力端子� ��位相補償処理部33aの出力端子に接続され、� ��力端子が位相補償処理部33cの入力端子とセ� ��クタスイッチ33SWの第2の入力端子に接続さ� �る。位相補償処理部33cは、入力端子が位相� �償処理部33bの出力端子に接続され、出力端� �がセレクタスイッチ33SWの第3の入力端子に接 続される。セレクタスイッチ33SWは、第1の入� ��端子が位相補償処理部33aの出力端子に接続� ��れ、第2の入力端子が位相補償処理部33bの出 力端子に接続され、第3の入力端子が位相補� �処理部33cの出力端子に接続され、切り替え� �御入力端子が上位コントローラ34に接続され 、出力端子がA/D変換装置30の出力端子に接続� ��れる。図に明示されていない、位相補償処� ��部33a、33b、33cは、それぞれの制御入力端子� ��上位コントローラ34に接続され、変数a ₀ 、a ₁ 、b ₁ の値が予め設定される。

 位相補償処理部33a、33b、33cは、それぞれが� ��独で、図10で示した位相補償部23と同じ働き をする位相補償特性を有する構成要素である 。その制御変数は、第2実施形態で示した位� �補償部23と同じ方法で求められ、上位コント ローラ34から初期化時にその変数a ₀ 、a ₁ 、b ₁ が入力され設定される。設定される変数は、 位相補償処理部33a、33b、33cがそれぞれ同じ特 性となるように、同じ変数が設定される。セ レクタスイッチ33SWは、入力される各位相補� �処理部から入力される信号を、上位コント� �ーラ34からの制御信号にしたがって選択して 出力する。

 上位コントローラ34は、前述の上位コン� �ローラ24と同じ構成によって実現でき、説明 は上位コントローラ24を参照することにする� ��

 この上位コントローラ34には、時間A/D変� �回路11が出力するデジタル信号がI/Oを通して 入力され、データとして取り込まれる。そし て、上位コントローラ34は、演算処理部にお� ��て処理された結果に応じて、デジタル信号� ��正部32および位相補償部33の特性を決定する 制御変数としての設定情報を生成する。上位 コントローラ34は、生成した制御変数を有す� ��制御信号をデジタル信号補正部32および位� �補償部33に出力し、出力された信号が上位コ ントローラ34に接続されるデジタル信号補正� ��32および位相補償部33に入力される。これに より、デジタル信号補正部32および位相補償� ��33の特性が切り替えられる。

 続いて、上位コントローラ34が生成する� �御変数としてのサンプル数mの生成処理は、� ��述の上位コントローラ24での処理と同様で� �り、上位コントローラ24の処理を参照するこ ととする。

 デジタル信号補正部32に設定されるサン� �ル数mの値に応じて、位相補償部33の特性を� �定する変数を予め定める。そして、定めら� �た変数は、用意される変数テーブル2に記憶� ��れる。この変数テーブル2には、デジタル信 号補正部32で発生する位相遅れ量に影響する� ��ンプル数mの値ごとに、位相補償部33の位相� ��償特性を決定する変数としてセレクタスイ� ��チ33SWの選択信号が設定され、その選択信号 が予め記憶される。

 図15を参照して、A/D変換装置30における各 種情報を記憶するテーブルについて説明する 。なお、入力信号テーブルとサンプル数選択 テーブルとは、前述の図11Aと図11Bを参照する こととし、ここでは、変数m記憶部と変数テ� �ブル2について説明する。

 変数mの記憶部は、デジタル信号補正部32� ��の移動平均処理におけるサンプル数mの値を 記憶する記憶部である。また、図15は、位相� ��償処理を行う際に、位相補償部33に設定さ� �る設定情報が記憶される変数テーブル2のデ� ��タ構成およびデータ例を示す概略図である� ��図示されるように、変数テーブル2は、行と 列からなる2次元の表示形式のデータであり� �番号、移動平均処理を行うサンプル数m、位� ��補償部33のセレクタスイッチ33SWの選択信号� ��各項目の列を有している。変数テーブル2の 行は、移動平均処理において選択されるサン プル数mに応じて選択される各変数を示して� �る。また、デジタル信号補正部32における移 動平均処理では選択されたサンプル数mと、� �相補償部33における位相補償処理では位相補 償処理部の処理段数を選択するセレクタスイ ッチ33SWの入力選択信号との関連付けが行わ� �る入力選択変数SWが記憶される。

 上位コントローラ34によるA/D変換装置20の特 性変更処理について、図16のフローチャート� ��用いて説明する。以下に説明する特性変更� ��理では、位相補償部33における位相補償処� �部33a、33b、33cの特性を設定しておくことが� �きる。さらに、必要な位相補償量を処理段� �の数を切り替えることで変更できるので、� �り返し行われる特性変更処理を簡素化でき� �。この特性変更処理が行われる条件として� �位相補償部33における位相補償処理部33a、33b 、33cの変数a ₀ とa ₁ 、b ₀ は予め設定されている必要があり、下記の処 理の間に変更されない定数とする。

 最初に、上位コントローラ34には、時間A/ D変換回路11から出力されるデジタル信号が入 力される。そして、上位コントローラ34は、� ��ンプル時刻kの値と入力されたデジタル信号 によって示される値(波高値)を、入力信号テ� ��ブルに記録する波高値入力処理を行う(ステ ップSb1)。上位コントローラ34は、入力信号テ ーブルを参照し、入力された波高値の値DT(k)� ��ら波高値の変化量δDT(k)を求める。サンプル 時刻kにおける変化量δDT(k)は、直近のサンプ� ��時刻kに変換処理されたデジタル信号DT(k)の� ��と、その1つ前のサンプル時刻(k-1)での変換� ��理によって記録されたデジタル信号DT(k-1)の 値との差の絶対値|DT(k)-DT(k-1)|によって規定さ れる。上位コントローラ34は、サンプル数選� ��テーブルを参照し、変化量δDT(k)の大きさが 、予め定められた範囲で規定される分類にし たがって、デジタル信号補正部32内部で行わ� ��る移動平均処理でのサンプル数mを決定し、 変数m記憶部にその値を記録する(ステップSb2) 。

 上位コントローラ34は、変数m記憶部に記� ��されたサンプル数mを参照し、決定された移 動平均処理のサンプル数mを、デジタル信号� �正部32の特性設定信号としてデジタル信号補 正部32に出力する。デジタル信号補正部32は� �入力されたサンプル数mを内部に備える記憶� ��に記録し、内部の変数記憶部に記録された� ��ンプル数mに従い、m個のサンプルにおける� �動平均処理を行い、移動平均処理の結果を� �相補償部33に入力する(ステップSb3)。上位コ� ��トローラ34は、変数mの記憶部に記憶された� ��ンプル数mを参照する。また、上位コントロ ーラ34は、変数テーブル2を参照し、サンプル 数mの値に応じた入力選択変数SWを参照し、位 相補償部33の特性設定信号として入力選択変� ��SWを位相補償部33に入力する。位相補償部33� ��、入力された入力選択変数SWを内部に備え� �変数記憶部に記録し、内部の変数記憶部に� �録された入力選択変数SWにしたがって、セレ クタスイッチ33SWへの入力信号選択し、選ば� �た入力信号をセレクタスイッチ33SWの出力信� ��として出力する。位相補償部33を構成する� �相補償処理部33a、33b、33cは、それぞれ入力� �れる信号に対し設定されている定数での位� �補償処理を行う。セレクタスイッチ33SWは、� ��ばれている入力に接続された位相補償処理� ��からの出力信号を位相補償部33の出力信号� �して出力し、位相補償処理が行われた結果� �A/D変換装置30の出力として出力し、位相補償 処理を終了する(ステップSb4)。

 上記のように、第3実施形態は、A/D変換装 置における位相補償部の特性を変更する際、 特性を変更しない位相補償処理の段数を切り 替えて位相補償部の特性を切り替える上位コ ントローラ34によって、時間A/D変換回路11の� �力に応じてデジタル信号補正部32と位相補償 部33の特性を連動させて切り替えることがで� ��る。その位相補償部33の特性の切り替えは� �多段処理される位相補償処理の段数を切り� �えて行うことにより、切り替え時の信号の� �続性を補償することができる。また、切り� �え時の処理を簡素化でき、演算処理部での� �理負荷を軽減することができる。

 なお、本発明は、上記の各実施形態に限� ��されるものではなく、本発明の趣旨を逸脱� ��ない範囲で変更可能である。本発明のフィ� ��ドバック制御装置100、200、300は任意のシス� ��ムに適応させることができ、任意のシステ� ��の伝達特性はその装置固有であり、位相補� ��部13、23、33における位相補償量は、適応さ� ��るシステムの伝達特性に応じて変更するこ� ��ができる。時間A/D変換回路11における変換� �理時間、デジタル信号補正部12、22、32にお� �る移動平均処理を行うサンプル数は、シス� �ムに応じて変更することができる。位相補� �部13、23、33における位相補償特性は、その� �ステムに応じて構成することができ、本実� �形態で示した構成および変数に限定される� �のではない。

 なお、時間A/D変換回路11におけるCLK信号CK sは、デジタル信号補正部12、22、32および位� �補償部13、23、33における信号処理を行う周� �を示すクロックを逓倍させたクロックとす� �ことも可能である。CLK信号CKsの周波数を早� �することにより、時間A/D変換回路11の変換遅 延時間を低減させることができる。なお、時 間A/D変換回路11は、時間A/D変換型のA/D変換回� ��に制限されず、逐次比較型などの他の方式� ��よるA/D変換回路に置き換えることも可能で� ��る。なお、第2実施形態において、予め定め られたサンプル数mの値ごとに、デジタル信� �補正部22および位相補償部23の特性を決定す� ��変数を定め、定められた変数を変数テーブ� ��として予め用意することもできる。そのと� ��の変数テーブルは、サンプル数mの値ごとに デジタル信号補正部22および位相補償部23の� �性を決定する変数を定められるテーブルと� �る。そして、各変数には、予め必要な定数� �記憶させる。

 なお、第3実施形態において、位相補償部 33では、図に示した位相補償処理の段数は3段 として説明したが、さらに多くの段数を直列 に接続して、多段の処理を行った結果のなか から選択するようにすることも可能である。 これにより、位相補償処理1段の処理で実現� �にくい特性も、多段処理により各位相補償� �理部に分散させることにより、所定の特性� �得ることができる。

 また、本発明のサーボ制御装置は、フィ� ��ドバック制御装置100、200、300に対応する。� ��た、本発明のA/D変換装置は、A/D変換装置10� �20、30に対応する。また、本発明のA/D変換回� ��は、時間A/D変換回路11に対応する。また、� �発明のパルス走行回路は、パルス走行回路1� ��対応する。また、本発明の走行位置検出構� ��は、カウンタ2とエンコード3に対応する。� �た、本発明のデジタルデータ生成構造は、� �ッチ回路4、5、6および演算器7に対応する。� ��た、本発明のデジタル信号補正部は、デジ� ��ル信号補正部12、22、32に対応する。また、� ��発明の位相補償部は、位相補償部13、23、33� ��対応する。また、本発明の上位コントロー� ��は、上位コントローラ24、34に対応する。