A/D-Wandler (Analog/Digital-Wandler) dienen, wie die Bezeich- nung schon andeutet, zur Wandlung analoger Signale in digi- tale Signale. Sie sind seit vielen Jahren in unzähligen Aus- führungsformen bekannt und bedürfen keiner näheren Er- lauterung.

Mitunter ist es erforderlich, genau gleichzeitig (absolut zeitsynchron) erfaßte Spannungspegel mehrerer Analogsignale zu kennen. Dies ist beispielsweise erforderlich, um die Pha- senströme von Elektromotoren genau wunschgemäß einstellen (regeln) zu können, oder um nach dem Resolverprinzip erfol- gende Positionserfassungen durchführen zu können.

Steht für die zeitsynchrone Erfassung mehrerer Analogsignale nur ein A/D-Wandler zu Verfügung, so kann sie (die zeit- synchrone Erfassung der mehreren Analogsignale) durch Vor- sehen mehrerer Sample-und Holdglieder (S&H-Glieder) bewerk- stelligt werden. Die zeitsynchron zu erfassenden Analog- signale können durch die mehreren S&H-Glieder gleichzeitig abgetastet und (durch den einen A/D-Wandler) seriell A/D- gewandelt werden. Das Vorsehen, die Ansteuerung und die Koor- dination des A/D-Wandlers und der mehreren S&H-Glieder ist jedoch mit einem nicht unerheblichen Aufwand verbunden.

Eine denkbare Alternative hierzu besteht im Vorsehen mehrerer A/D-Wandler. Dadurch können die zu erfassenden Analogsignale nicht nur zeitsynchron abgetastet, sondern auch noch gleich zeitsynchron gewandelt werden. Insbesondere wenn die die A/D-

Wandler steuernde Einheit eine programmgesteuerte Einheit wie beispielsweise ein Mikroprozessor oder ein Mikrocontroller ist, erweist es sich jedoch als äußerst schwierig, die meh- reren A/D-Wandler exakt zeitgleich zu starten. Zwischen dem Absetzen einer A/D-Wandlungsanforderung an einen ersten A/D- Wandler und dem Absetzen einer A/D-Wandlungsanforderung an einen zweiten A/D-Wandler liegen nämlich im allgemeinen meh- rere Taktperiode der programmgesteuerten Einheit. Wenn die programmgesteuerte Einheit zwischen dem Absetzen der A/D- Wandlungsanforderungen an die verschiedenen A/D-Wandler auf einen Interrupt reagieren (eine Interrupt Service Routine ausführen) muß, wird die zeitliche Differenz zwischen dem Ab- setzen der A/D-Wandlungsanforderungen an die verschiedenen A/D-Wandler noch viel größer. Damit kann nicht einmal ein nur annähernd zeitgleicher Start der mehreren A/D-Wandler gewähr- leistet werden.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit zu finden, durch die es mit minimalem Auf- wand möglich ist, mehrere A/D-Wandler zuverlässig genau gleichzeitig zu starten.

Diese Aufgabe wird erfindungsgemäß durch die in den kenn- zeichnenden Teilen der Patentansprüche 1 und 2 beanspruchten Merkmale gelöst, d. h. indem -der A/D-Wandler dazu ausgelegt wird, den Beginn oder den bevorstehenden Beginn einer A/D-Wandlung zu signalisieren (kennzeichnender Teil des Patentanspruchs 1) bzw.

-der A/D-Wandler dazu ausgelegt wird, von einem anderen A/D- Wandler die Durchführung einer A/D-Wandlung anzufordern (kennzeichnender Teil des Patentanspruchs 2).

Dadurch ist es möglich, daß mehrere A/D-Wandler miteinander kooperieren können. Die Anforderung der Durchführung einer

A/D-Wandlung durch einen anderen A/D-Wandler und/oder die Si- gnalisierung des Beginns oder des bevorstehenden Beginns ei- ner A/D-Wandlung ermöglicht es insbesondere, daß sich die mehreren A/D-Wandler selbständig, d. h. ohne Mitwirkung einer übergeordneten Steuereinrichtung so untereinander synchroni- sieren, daß sie bei Bedarf exakt zeitsynchron arbeiten.

Vorteilhafte Weiterbildungen der Erfindung sind den Unter- ansprüchen, der folgenden Beschreibung und der Figur entnehm- bar.

Die Erfindung wird nachfolgend anhand eines Ausfuhrungsbei- spiels unter Bezugnahme auf die Figur näher erläutert.

Die Figur zeigt den Aufbau und die Kopplung von zwei A/D- Wandlern der nachfolgend näher beschriebenen Art.

Der nachfolgend naher beschriebene A/D-Wandler ist einer von zwei im wesentlichen identischen A/D-Wandlern eines Mikro- controllers.

Es sei jedoch bereits an dieser Stelle darauf hingewiesen, daß auf einen derartigen Einsatz des A/D-Wandlers keine Ein- schrankung besteht : Der Mikrocontroller kann grundsätzlich eine beliebige Anzahl von A/D-Wandlern der nachfolgend be- schriebenen Art enthalten, und A/D-Wandler der nachfolgend beschriebenen Art können auch außerhalb von Mikrocontrollern (in anderen Einrichtungen oder als separate, einen oder meh- rere A/D-Wandler umfassende A/D-Wandler-Module) eingesetzt werden.

Der die A/D-Wandler enthaltende Teil des Mikrocontrollers ist schematisch in Figur 1 dargestellt.

Die A/D-Wandler sind in der Figur 1 mit dem Bezugszeichen ADC1 und ADC2 bezeichnet.

Die A/D-Wandler ADC1 und ADC2 sind, wie vorstehend bereits erwähnt wurde, identisch aufgebaut. Sie enthalten jeweils ei- ne A/D-Wandlungseinheit ADCU1 bzw. ADCU2, eine die A/D- Wandlungseinheit ADCU1 bzw. ADCU2 steuernde Steuereinheit CU1 bzw. CU2, und eine zur Synchronisierung des betreffenden A/D- Wandlers mit anderen A/D-Wandlern oder sonstigen Einrichtun- gen vorgesehene und mit der Steuereinheit CU1 bzw. CU2 koope- rierende Synchronisations-Steuereinheit SCU1 bzw. SCU2.

Wie die Bezeichnung der Bestandteile der A/D-Wandler ADC1 und ADC2 bereits vermuten läßt, findet die eigentliche A/D-Wand- lung in den A/D-Wandlungseinheiten ADCU1 bzw. ADCU2 statt. Im betrachteten Beispiel kann durch jede der A/D-Wandlungsein- heiten eines von 16 verschiedenen Analogsignalen gewandelt werden ; die die Analogsignale führenden Einrichtungen werden als Analogkanäle AC 0... 15 bezeichnet.

Die A/D-Wandler ADC1 und ADC2 können völlig unabhängig von- einander arbeiten ; über die ihnen zugeordneten Analogkanäle AC 0... 15 können ihnen die selben oder verschiedene Analog- signale zugeführt werden.

Die A/D-Wandler ADC1 und ADC2 können von der CPU des Mikro- controllers über einen internen Bus B unabhängig voneinander gestartet werden. Worin eine den Start des A/D-Wandlers aus- lösende A/D-Wandlungsanforderung im einzelnen besteht, spielt vorliegend keine Rolle. Unabhängig davon können dem zu star- tenden A/D-Wandler mit jeder A/D-Wandlungsanforderung die an- geforderte A/D-Wandlung betreffende Informationen wie insbe- sondere die Nummer des der A/D-Wandlung zu unterziehenden Analogkanals, die bei der A/D-Wandlung zu verwendende Auf- lösung, und/oder Steuerinformationen für einen oder mehreren Multiplexer, die einem oder mehreren Analogkanälen vorge- schaltet sind, übermittelt werden.

Auf eine solche A/D-Wandlungsanforderung hin leitet der be- treffende A/D-Wandler sofort oder später die angeforderte A/D-Wandlung ein. Unter welchen Voraussetzungen, wann und wie die geforderte A/D-Wandlung auszuführen ist, wird durch die mit der A/D-Wandlungsanforderung übertragenen Informationen und/oder den Inhalt von im A/D-Wandler enthaltenen kanal- spezifischen Steuerregistern bestimmt.

Für jeden Analogkanal ist ein eigenes kanalspezifisches Steu- erregister vorhanden. In diesen kanalspezifischen Steuer- registern ist beispielsweise gespeichert, wie lange das über den betreffenden Analogkanal erhaltene Analogsignal abzu- tasten ist, bevor mit der A/D-Wandlung zu beginnen ist.

Die A/D-Wandler ADC1 und ADC2 können, wie vorstehend bereits erwähnt wurde, völlig unabhängig voneinander betrieben wer- den. Sie sind darüber hinaus aber auch in der Lage, sich ge- genseitig zu synchronisieren. Sie können sich bei Bedarf selbständig in eine Synchron-Betriebsart versetzen, in wel- cher sie vorbestimmte A/D-Wandlungen absolut zeitgleich bzw. zeitsynchron durchführen.

Das Umschalten in die bzw. aus der Synchron-Betriebsart er- folgt durch die A/D-Wandler selbst. Das das Umschalten in die Synchron-Betriebsart auslösende Ereignis besteht in einer A/D-Wandlungsanforderung an einen der A/D-Wandler, auf welche hin dieser ein Analogsignal eines Analogkanals wandeln soll, für den festgelegt ist, daß eine angeforderte A/D-Wandlung zeitsynchron mit einer anderen A/D-Wandlung zu erfolgen hat.

Für welche Analogkanäle zeitsynchrone A/D-Wandlungen zu er- folgen haben, ist im betrachteten Beispiel in den vorstehend bereits erwähnten kanalspezifischen Steuerregistern fest- gelegt. Die kanalspezifischen Steuerregister enthalten im be- trachteten Beispiel ein Bit oder ein Bitfeld, in welchem vor- einstellbar ist, ob die A/D-Wandlung des am betreffenden Ana- logkanal anliegenden Analogsignals zeitsynchron mit der A/D-

Wandlung eines an einem anderen Analogkanal (einem bestimmten Analogkanal des anderen A/D-Wandlers) anliegenden anderen Analogsignals zu erfolgen hat oder nicht.

Obgleich hierauf keine Einschränkung besteht, ist im betrach- teten Beispiel festgelegt, daß die Nummern der Analogkanäle, die durch die mehreren A/D-Wandler einer zeitsynchronen A/D- Wandlung zu unterziehen sind, gleich sind. Da die Analog- kanäle verschiedener A/D-Wandler unterschiedliche Analog- signale fuhren (können), werden dadurch nicht oder allenfalls in Ausnahmefällen identische Analogsignale gewandelt werden.

Bei von der CPU des Mikrocontrollers erhaltenen A/D-Wand- lungsanforderungen überprüfen die A/D-Wandler durch Nachsehen in den kanalspezifischen Steuerregistern, ob von der A/D- Wandlungsanforderung ein Analogkanal betroffen ist, dessen Analogsignal zeitsynchron mit einem anderen Analogsignal zu wandeln ist.

Ist dies nicht der Fall, kann im betreffenden A/D-Wandler ei- ne ganz"normale"A/D-Wandlung erfolgen.

Stellt ein A/D-Wandler hingegen fest, daß die A/D-Wandlung des Analogsignals des ausgewählten Analogkanals zeitsynchron mit der A/D-Wandlung eines Analogsignal eines anderen Analog- kanals erfolgen soll, so versetzt sich der betreffende A/D- Wandler in die Synchron-Betriebsart und nimmt dabei einen Ma- ster-Status ein. Der betreffende A/D-Wandler wird seiner Funktion entsprechend nachfolgend als Master-A/D-Wandler be- zeichnet ; der andere A/D-Wandler nimmt nach dessen noch er- läuterter Versetzung in die Synchron-Betriebsart einen Slave- Status ein und wird daher nachfolgend als Slave-A/D-Wandler bezeichnet. Es sei bereits an dieser Stelle darauf hingewie- sen, daß die A/D-Wandler ADC1 und ADC2 absolut gleichberech- tigt sind, also abwechselnd Master-und Slave-A/D-Wandler sein können.

Der Master-A/D-Wandler versendet nach dem Eintritt in die Synchron-Betriebsart an den anderen, zu diesem Zeitpunkt noch in der Normal-Betriebsart befindlichen A/D-Wandler eine (zu injizierende) A/D-Wandlungsanforderung, durch welche der an- dere A/D-Wandler zur Ausführung der zeitsynchron auszuführen- den A/D-Wandlung veranlaßt werden soll. Mit dem Erhalt dieser A/D-Wandlungsanforderung wird der andere A/D-Wandler eben- falls in die Synchron-Betriebsart versetzt, nimmt dabei al- lerdings den vorstehend bereits erwähnten Slave-Status ein und wird dadurch zum Slave-A/D-Wandler.

Die vom Master-A/D-Wandler abgesetzte A/D-Wandlungsanforde- rung enthält im betrachteten Beispiel Informationen und An- weisungen über die im Slave-A/D-Wandler auszufuhrende A/D- Wandlung, insbesondere -Anweisungen über die Art und Weise der Injektion der durch den Master-A/D-Wandler angeforderten A/D-Wandlung in den Slave-A/D-Wandler-Betrieb, -die Nummer des der A/D-Wandlung zu unterziehenden Analog- kanals, -die bei der A/D-Wandlung zu verwendende Auflösung, und/oder -Steuerinformationen für einen oder mehreren Multiplexer, die einem oder mehreren Analogkanälen des Slave-A/D-Wand- lers vorgeschaltet sind.

Die Anweisung über die Art und Weise der Injektion der durch den Master-A/D-Wandler angeforderten A/D-Wandlung in den Sla- ve-A/D-Wandler-Betrieb legt fest, wie der Slave-A/D-Wandler die zu injizierende A/D-Wandlungsanforderung handhaben soll.

Im betrachteten Beispiel kann diese Anweisung eine sogenannte

Sync-Wait-Anweisung oder eine sogenannte Sync-Repeat- Anweisung sein.

Eine Sync-Wait-Anweisung veranlaßt den Slave-A/D-Wandler da- zu, mit der Ausführung der durch den Master-A/D-Wandler an- geforderten A/D-Wandlung zu warten, bis eine gerade laufende A/D-Wandlung beendet ist.

Eine Sync-Repeat-Anweisung veranlaßt den Slave-A/D-Wandler dazu, mit der Ausführung der durch dem Master-A/D-Wandler an- geforderten A/D-Wandlung sofort zu beginnen ; eine gerade lau- fende A/D-Wandlung ist zu abzubrechen und nach der Ausführung der durch den Master-A/D-Wandler angeforderten A/D-Wandlung erneut auszuführen.

Der Master-A/D-Wandler wartet nach dem Absetzen der A/D-Wand- lungsanforderung an den Slave-A/D-Wandler auf eine Reaktion des Slave-A/D-Wandlers, genauer gesagt auf die Übermittlung eines Signals oder eine Signalfolge, durch welche dem Master- A/D-Wandler signalisiert wird, daß der Slave-A/D-Wandler mit der Ausführung der vom Master-A/D-Wandler angeforderten A/D- Wandlung soeben begonnen hat oder gerade beginnt oder gleich beginnen wird.

Sobald der Slave-A/D-Wandler mit der Ausführung der durch den Master-A/D-Wandler angeforderten A/D-Wandlung beginnt oder unmittelbar bevor der Slave-A/D-Wandler mit der Ausführung der durch den Master-A/D-Wandler angeforderten A/D-Wandlung beginnt, signalisiert der Slave-A/D-Wandler dieses erfolgte oder bevorstehende Ereignis dem Master-A/D-Wandler.

Vorzugsweise wird durch den Slave-A/D-Wandler der bevorste- hende Beginn der durch den Master-A/D-Wandler angeforderten A/D-Wandlung signalisiert, wobei der tatsächliche Beginn der A/D-Wandlung zu einem Zeitpunkt erfolgt, der eine definierte Zeit nach der Signalisierung des bevorstehenden Beginns der

A/D-Wandlung liegt, und wobei die definierte Zeit vorzugs- weise genau so lange ist wie die Zeit, die der Master-A/D- Wandler benötigt, um auf die Signalisierung des bevorstehen- den Beginns der von ihm angeforderten A/D-Wandlung zu reagie- ren und seinerseits mit der von der CPU des Mikrocontrollers angeforderten A/D-Wandlung zu beginnen. Dann wird mit der Ausführung der zeitsynchron auszuführenden A/D-Wandlungen ex- akt zeitsynchron (taktsynchron) begonnen.

Die CPU des Mikrocontrollers wird durch die Einleitung und Ausführung der zeitsynchron auszuführenden A/D-Wandlungen nur minimal belastet. Sie muß lediglich an einen der zeitsynchron zu betreibenden A/D-Wandler ADC1 und ADC2 eine A/D-Wandlungs- anforderung absetzen. Den Rest erledigen die A/D-Wandler ADC1 und ADC1 alleine : sie synchronisieren sich ohne Mitwirkung der CPU des Mikrocontrollers durch ein einfaches Handshake- Verfahren selbst, so daß sie im Ergebnis exakt gleichzeitig oder mit minimalem zeitlichen Versatz mit der Ausführung der zeitsynchron auszuführenden A/D-Wandlungen beginnen. Die CPU des Mikrocontrollers muß dem zweiten A/D-Wandler nicht einmal mitteilen, welchen Analogkanal dieser einer A/D-Wandlung zu unterziehen hat und/oder unter Verwendung welcher Parameter dies zu geschehen hat ; dies erfolgt durch den A/D-Wandler, von dem die CPU die Ausführung einer der zeitsynchron durch- zuführenden A/D-Wandlungen angefordert hat.

Nach der Ausführung der zeitsynchron auszuführenden A/D- Wandlungen verlassen die A/D-Wandler die Synchron-Betriebsart selbstandig und werden dadurch automatische wieder die un- abhängig betreibbaren und arbeitenden A/D-Wandler, die sie vor dem Eintritt in die Synchron-Betriebsart waren.

Um einen unter allen Umstanden störungsfreien Betrieb der A/D-Wandler ADC1 und ADC2 gewährleisten zu können, ist es er- forderlich, einige Sonderfälle zu berücksichtigen.

Einer dieser Sonderfälle besteht darin, daß der Master-A/D- Wandler nach der Anforderung einer A/D-Wandlung vom Slave- A/D-Wandler, aber noch vor dem Erhalt der Meldung über den erfolgten oder bevorstehenden Beginn der Ausführung der an- geforderten A/D-Wandlung eine weitere A/D-Wandlungsanforde- rung von der CPU des Mikrocontrollers empfängt. In diesem Fall muß der Master-A/D-Wandler zunächst überprüfen, welche der von ihm angeforderten A/D-Wandlungen die höhere Priorität hat. Ist es die ältere (gerade in Bearbeitung befindliche) A/D-Wandlungsanforderung, die die höhere Priorität hat, so wird mit der Ausführung der neueren A/D-Wandlungsanforderung gewartet, bis die alterne (gerade in Bearbeitung befindliche) A/D-Wandlungsanforderung ausgeführt ist. Ist es hingegen die neuere A/D-Wandlungsanforderung, die die höhere Priorität hat, so muß die Bearbeitung der älteren A/D-Wandlungsanforde- rung abgebrochen und nach der Ausführung der neueren A/D- Wandlungsanforderung automatisch erneut zur Ausführung ge- bracht werden. Zum Abbruch der Bearbeitung der älteren A/D- Wandlungsanforderung gehört es, daß der Master-A/D-Wandler den Slave-A/D-Wandler durch Ubermittlung entsprechender Daten und/oder Signale aus der durch die A/D-Wandlungsanforderung seitens des Master-A/D-Wandlers eingeleiteten Synchron- Betriebsart in die"normale"Betriebsart zurücksetzt und dann selbst die Synchron-Betriebsart verläßt.

Ein weiterer Sonderfall besteht darin, daß der Slave-A/D- Wandler vor dem Beginn oder während der Abarbeitung einer vom Master-A/D-Wandler angeforderten A/D-Wandlung eine höherprio- risierte A/D-Wandlungsanforderung von der CPU des Mikro- controllers erhält. Dies könnte zu längeren Unterbrechungen oder Verzögerungen der Ausführung der vom Master-A/D-Wandler angeforderten A/D-Wandlung fuhren. Diesem Sonderfall wird im vorliegend betrachteten Beispiel dadurch begegnet, daß der vom Master-A/D-Wandler angeforderten A/D-Wandlung die höchst- mögliche Priorität zugeordnet wird. Damit werden übermäßige Unterbrechungen oder Verzögerungen der Ausführung der vom Ma-

ster-A/D-Wandler angeforderten A/D-Wandlung und die damit verbundenen Komplikationen vermieden.

Ein weiterer Sonderfall besteht darin, daß sich beide A/D- Wandler in den Master-Status versetzt haben und nun im we- sentlichen gleichzeitig vom jeweils anderen A/D-Wandler die Durchführung einer A/D-Wandlung anfordern. Diesem Sonderfall wird im betrachteten Beispiel dadurch begegnet, daß die A/D- Wandler den Master-Status in Konfliktsituationen jederzeit selbständig verlassen können. Die Bedingungen, unter denen ein A/D-Wandler den Master-Status außerplanmäßig verläßt (verlassen muß), können grundsatzlich beliebig sein. Welcher der A/D-Wandler den Master-Status im Konfliktfall zu verlas- sen hat, hangt im betrachteten Beispiel von der zeitlichen Aufeinanderfolge der gegenseitigen A/D-Wandlungsanforderungen (wer früher anfordert, erhält den Vorrang) und-sofern sich basierend darauf keine Entscheidung treffen läßt-von den Nummern der Analogkanäle ab, die den jeweiligen A/D-Wandlun- gen zu unterziehen sind (wer den Analogkanal mit der höheren Nummer einer A/D-Wandlung unterziehen bzw. unterzogen haben will, erhält den Vorrang).

Die beschriebenen A/D-Wandler sind in verschiedenerlei Hin- sicht modifizierbar.

So ist es beispielsweise möglich, daß der Master-A/D-Wandler den vorstehend bereits erwähnten Sync-Repeat-Modus anordnet und eine vorbestimmte Zeit nach dem Absetzen der A/D-Wand- lungsanforderung, also ohne Abwarten der Reaktion des Slave- A/D-Wandlers, mit der Ausführung der durch ihn auszuführenden A/D-Wandlung beginnt. Auch hierdurch lassen sich mehrere A/D- Wandlungen zeitsynchron durchführen. Durch den Sync-Repeat- Modus wird der Slave-A/D-Wandler ja angewiesen, die angefor- derte A/D-Wandlung sofort (gegebenenfalls unter Abbrechen ei- ner gerade laufenden A/D-Wandlung) durchzuführen, wodurch der Beginn der A/D-Wandlung durch den Slave-A/D-Wandler auch ohne

Signalisierung des Beginns oder des bevorstehenden Beginns der A/D-Wandlung bekannt sein kann.

Umgekehrt können die Kommunikation und der Handshake zwischen den A/D-Wandlern natürlich auch beliebig umfangreicher ge- staltet werden.

A/D-Wandler der vorstehend beschriebenen Art können nicht nur miteinander, sondern auch mit beliebigen anderen Einrichtun- gen (beispielsweise anderen Peripherieeinheiten des Mikro- controllers) wie beschrieben kooperieren (selbständig syn- chron laufend betrieben werden).

Wie vorstehend beschrieben oder ahnlich aufgebaute und be- treibbare A/D-Wandler ermöglichen es unabhängig von den Ein- zelheiten deren praktischer Realisierung, daß zeitsynchron vorzunehmende Operationen unter minimaler Belastung über- geordneter Steuereinrichtungen genau zeitsynchron durchführ- bar sind.

In einer Weiterbildung der Erfindung müssen bei zunehmend komplexeren Applikationen häufig verschiedene Eingangssignale AD-gewandelt werden, wobei es hier dazu kommen kann, daß zwei oder mehrere Analogkanäle absolut synchron mit unterschiedli- chen Abtastraten abgetastet werden müssen. Insbesondere bei Anwendungen in der Telekommunikation bzw. beim Erfassen von Audiosignalen ist es häufig erforderlich, daß beispielsweise zwei oder mehrere Analogkanäle mit unterschiedlichen Abta- straten abgetastet werden müssen, um sie zur Weiterverarbei- tung vorzubereiten. Dieses Problem wurde bislang durch Ver- wendung von zwei oder mehreren Abtasthaltegliedern (sogenann- ten Sample-and-Hold-Glieder ; S&H) oder mehreren externen un- abhängigen AD-Wandlerbausteinen realisiert. Jedoch ist diese Lösung zum einen schaltungstechnisch sehr aufwendig und zum anderen benötigt diese Wandlung zusätzliche Rechenleistung

der zentralen Recheneinheit (CPU) der die Wandlung steuernden programmgesteuerten Einheit.

Durch die vorliegende Erfindung wird das Problem von kolli- dierender Anforderungen unterschiedlicher Quellen folgender- maßen gelöst : Die Verwendung mehrerer baugleicher AD- Wandlermodule kombiniert mit Zeitgebereinheiten gestattet es, eine synchrone Wandlung mehrerer Kanäle mit mehreren unter- schiedlichen Frequenzen anzufordern und durchzuführen. Diese Anforderung und Wandlung erfordert vorteilhafterweise keine zusätzliche Rechenleistung der zentralen Recheneinheit (CPU).

Das Problem kollidierender Anforderungssignale der einzelnen Anforderungsquellen wird mit Hilfe eines deterministischen Priorisierungsverfahrens, zum Beispiel über Kanalnummern, ge- löst.

Bezugszeichenliste AC 0... 15 Analogkanäle ADCUx A/D-Wandlungseinheiten ADCx A/D-Wandler B interner Bus des Mikrocontrollers CUx Steuereinheiten SCUx Synchronisations-Steuereinheiten