技术领域

本公开涉及半导体领域， 更具体地， 涉及一种扩散阻挡层、 金属互连结构及其制 造方法。 背景技术

在半导体制造工业中， PECVD (等离子体增强化学气相沉积） /HDPCVD (高密 度等离子体化学气相沉积） 氮化硅 （介电常数 K>7) 因其具有高致密性、 高可靠性和 化学稳定性而被广泛应用在金属互连结构中。 例如，氮化硅可以用作钝化层、硬掩模、 移动离子和水分子扩散阻挡层、 刻蚀停止层、 抛光停止层、 阻止金属氧化和扩散的电 介质层， 等等。 但是氮化硅的介电常数太高， 限制了其在最先进的半导体制造工业中 的应用。

为了降低金属互连结构中层间绝缘介质的有效 介电常数， 新的扩散阻挡电介质层 如 SiC (K=3.9)、 SiCN (K=5.0)、 SiCO (Κ=4.2) 等得到了进一步的研究和应用。 但 是， 随着 ILD的进一步减薄， 扩散阻挡电介质层的介电常数在有效介电常数 中的比重 进一步增大。 发明内容

本公开的目的至少部分地在于提供一种扩散阻 挡层、 金属互连结构及其制造方 法。

根据本公开的一个方面， 提供了一种金属互连结构， 包括： 用于电连接的导电栓 /互连导线； 以及设置在导电栓 /互连导线的至少一部分表面上的扩散阻挡层� � 其中， 扩散阻挡层包括绝缘非晶碳。

根据本公开的另一方面， 提供了一种制造金属互连结构的方法， 包括： 在导电栓 /互连导线的至少一部分表面上形成扩散阻挡� �， 其中， 所述扩散阻挡层包括绝缘非晶 碳。

根据本公开的又一方面， 提供了一种扩散阻挡层， 设于金属结构与电介质材料之 间， 用于防止金属结构与电介质材料之间的互扩散 ， 其中， 扩散阻挡层包括绝缘非晶 碳。 附图说明

通过以下参照附图对本公开实施例的描述， 本公开的上述以及其他目的、 特征和 优点将更为清楚， 在附图中：

图 1~4是示出了根据本公开实施例的制造金属互连 结构流程的示意图； 图 5~8是示出了根据本公开另一实施例的制造金属 互连结构流程的示意图； 以及 图 9~13是示出了根据本公开又一实施例的制造金� �互连结构流程的示意图。 具体实施方式

以下， 将参照附图来描述本公开的实施例。 但是应该理解， 这些描述只是示例性 的， 而并非要限制本公开的范围。 此外， 在以下说明中， 省略了对公知结构和技术的 描述， 以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构 示意图。 这些图并非是按比例绘制 的， 其中为了清楚表达的目的， 放大了某些细节， 并且可能省略了某些细节。 图中所 示出的各种区域、 层的形状以及它们之间的相对大小、 位置关系仅是示例性的， 实际 中可能由于制造公差或技术限制而有所偏差， 并且本领域技术人员根据实际所需可以 另外设计具有不同形状、 大小、 相对位置的区域 /层。

在本公开的上下文中， 当将一层 /元件称作位于另一层 /元件 "上" 时， 该层 /元件 可以直接位于该另一层 /元件上， 或者它们之间可以存在居中层 /元件。 另外， 如果在 一种朝向中一层 /元件位于另一层 /元件"上"， 那么当调转朝向时， 该层 /元件可以位于 该另一层 /元件 "下"。

发明人通过试验认识到， 绝缘非晶碳可以用作扩散阻挡层。 因此， 根据本公开的 一个实施例， 一种扩散阻挡层可以包括绝缘非晶碳， 且可以设于金属结构与电介质材 料之间， 用以有效地防止金属结构与电介质材料之间的 互扩散。

根据本公开的另一实施例， 这种扩散阻挡层可以应用于金属互连结构中。 该金属 互连结构可以包括用于电连接的导电栓 /互连导线， 所述导电栓 /互连导线的至少一部 分表面上形成有绝缘非晶碳的扩散阻挡层。更 为具体地， 导电栓 /互连导线嵌于层间电 介质层中。 绝缘非晶碳的扩散阻挡层例如可以形成于层间 电介质层的底面上， 以防止 导电栓 /互连导线与下层电介质层之间的互扩散， 其中导电栓 /互连导线可以通过扩散 阻挡层中的开口与下层导电部件电连接； 和 /或， 绝缘非晶碳的扩散阻挡层例如可以形 成于导电栓 /互连导线的侧面上， 以防止导电栓 /互连导线与层间电介质层之间的互扩 散； 和 /或， 绝缘非晶碳的扩散阻挡层例如可以形成于层间 电介质层的顶面上， 以防止 导电栓 /互连导线与上层电介质层之间的互扩散， 其中导电栓 /互连导线可以通过扩散 阻挡层中的开口与上层导电部件电连接。 这种扩散阻挡层可以降低金属互连结构的有 效介电常数， 并且优选地还能改善导热性能。

根据本公开的又一实施例， 一种制造金属互连结构的方法可以包括提供绝 缘非晶 碳作为扩散阻挡层。 具体地， 金属互连结构可以包括用于电连接的导电栓 /互连导线， 导电栓 /互连导线可以嵌于层间电介质层中。 可以在导电栓 /互连导线的至少一部分表 面上形成绝缘非晶碳的扩散阻挡层。

例如， 可以在导电栓 /互连导线的底面上形成绝缘非晶碳的扩散阻� �层。在这种情 况下， 可以在层间电介质层的底面上设置预备扩散阻 挡层。 然后， 可以对层间电介质 层和预备扩散阻挡层进行构图以在其中形成沟 槽， 并在沟槽中填充导电材料， 以形成 导电栓 /互连导线。 预备扩散阻挡层可以被构图为具有开口， 使得导电栓 /互连导线通 过开口与下层导电部件电连接。构图的预备扩 散阻挡层在导电栓 /互连导线的底面上形 成扩散阻挡层。

或者， 例如可以在导电栓 /互连导线的侧面上形成绝缘非晶碳的扩散阻� �层。在这 种情况下， 可以对层间电介质层进行构图以在其中形成沟 槽， 并在沟槽的侧壁上形成 这种扩散阻挡层。 然后， 可以在沟槽中填充导电材料， 以形成导电栓 /互连导线。

或者， 例如可以在导电栓 /互连导线的顶面上形成绝缘非晶碳的扩散阻� �层。在这 种情况下， 可以在层间电介质层中形成导电栓 /互连导线之后， 在电介质层的顶面上设 置预备扩散阻挡层。预备扩散阻挡层可以被构 图为具有开口， 使得导电栓 /互连导线通 过开口与上层导电部件电连接。构图的预备扩 散阻挡层在导电栓 /互连导线的顶面上形 成扩散阻挡层。

根据本公开的实施例， 通过设置绝缘非晶碳的扩散阻挡层， 可以有效防止金属扩 散。 由于绝缘非晶碳本身的介电常数较低， 因此可以降低金属互连结构中层间绝缘介 质的有效介电常数， 例如减小为小于 6。 此外， 绝缘非晶碳具有良好的导热性能和机 械性能， 因此可以提高层间绝缘介质的导热性能， 改善金属互联结构的机械特性。

本公开可以各种形式呈现， 以下将描述其中一些示例。

首先， 参照图 1~4， 描述根据本公开一实施例的制造金属互连结构 的流程。 图 1示意性示出了完成前端工艺（Front End Of Line, FEOL)后的一般性半导体结 构 10， 其中图 1 (a) 为俯视图， 图 1 (b) 为沿图 1 (a) 中 aa'线的部分截面图。 如图 1 所示， 该半导体结构 10包括衬底 100以及形成于衬底 100上的半导体器件 （未示出）。 半导体器件包括用于与外部进行电连接的电连 接端子（例如，晶体管器件的栅极端子) 或者在电连接端子上形成的接触部（例如， 在晶体管器件的源 /漏极端子上形成的接触 部）。 在以下， 以形成于衬底 100上的电介质层 102中的接触部 106为例， 进行描述。 这 里， 电介质层 102可以称作 "金属前电介质层 （PMD)"， 因为其在金属互连工艺之前 形成。 例如， 电介质层 102可以包括但不限于二氧化硅。 经过平坦化处理例如化学机 械抛光 （CMP) 后， 接触部 106有至少一个表面暴露出来， 以准备形成与之电接触的 金属互连结构。

在此所述的 "半导体器件"可以包括任何半导体器件， 例如可以包括但不限于互 补金属氧化物半导体场效应晶体管（CMOSFET)、 双极晶体管（BJT)、 高电子迁移率 晶体管 （HEMT)、 隧穿场效应晶体管 （TFET) 等。

在此， 例如为了帮助构图和 /或保护 PMD 102， 可以在 PMD 102上形成硬掩模层 / 保护层 104。 例如， 硬掩模层 /保护层 104可以包括但不局限于、 SiN、 SiC等。 根据本公 开的一个示例， 硬掩模层 /保护层 104也可以包括绝缘非晶碳。

本领域技术人员通过前端工艺， 可以用多种方式来得到图 1所示的半导体结构 10。 在此， 对于该半导体结构 10的具体制作， 不再赘述。

图 2示意性示出了根据本公开一实施例在半导体� �构 10上形成第一互连层 20， 其 中图 2 (a) 为俯视图， 图 2 (b) 为沿图 2 (a) 中 aa'线的部分截面图。 如图 2所示， 可 以在半导体结构 10上依次形成第一扩散阻挡层 202和第一层间电介质层 （ILD) 204。

根据本公开的实施例， 第一扩散阻挡层 202优选地包括绝缘非晶碳。 例如， 可以 通过磁过滤脉冲阴极真空弧放电沉积 （FCVAD) 或等离子体增强化学气相沉积

(PECVD) 等方法， 来沉积绝缘非晶碳。 第一扩散阻挡层 202的厚度可选地在约 2nm 至约 200nm范围， 优选的在约 5nm至约 50nm范围。

可选地， 可以通过例如 PECVD或 HDPCVD, 在第一扩散阻挡层 202上形成一扩散 阻挡 /保护层 （未示出）， 如 Si0 ₂ 、 SiN、 SiC等。

第一 ILD 204例如可以通过沉积或旋涂等方式， 形成于第一扩散阻挡层 202上 （在 形成有上述扩散阻挡 /保护层的情况下， 形成于该扩散阻挡 /保护层之上）。 根据一实施 例， 第一 ILD 204可以包括低介电常数（K) 的电介质， 以降低层间的分布电容和信号 传输的延迟时间。 一般地， 选择第一 ILD 204, 使得其介电常 ¾Κ<3.5， 优选地 Κ<3.0， 且更优选地 Κ<2.0。 例如， 第一 ILD 204可以包括但不限于： 碳掺杂的二氧化硅， 氟掺 杂的二氧化硅， 氟化硅酸盐玻璃 （FSG)， 有机聚合热固性材料， 碳氧化硅， SiCOH, 旋涂玻璃 （S0G)， 氢倍半硅氧烷 （HSQ)， 甲基倍半硅氧烷 （MSQ)， HSQ与 MSQ的 混合物， 各种多孔介电材料等。

在此， 为了改善第一扩散阻挡层 202与第一 ILD 204之间的粘附性， 可以在它们之 间形成粘附促进层 （未示出）。 另外， 为了帮助构图和 /或保护第一 ILD 204， 还可以在 第一 ILD 204上形成停止层 /保护层 206。 停止层 /保护层 206也可以包括绝缘非晶碳。

然后， 可以对 （可选的） 停止层 /保护层 206、 第一 ILD 204和第一扩散阻挡层 202 进行构图。 例如， 可以通过光刻， 将与要在第一互连层 20中形成的导电结构 （互连导 线或导电栓）相对应的沟槽图案依次转移到停 止层 /保护层 206、第一 ILD 204和第一扩 散阻挡层 202中， 从而在其中形成沟槽。在形成硬掩模层 /保护层 104的情况下， 该硬掩 模层 /保护层 104可以充当刻蚀停止层。 随后， 例如可以通过大马士革（Damascene)工 艺， 在沟槽中填充导电材料， 以形成导电结构 （互连导线或导电栓） 210。 例如， 导 电材料可以包括但不限于金属如 Cu或 Al。

在此， 为了进一步防止互扩散， 还可以在沟槽的底面和侧面上形成导电阻挡层 208, 从而导电阻挡层 208随后围绕导电结构 210的底面和侧面。 例如， 导电阻挡层 208 可以包括但不限于如下金属及其氮化物和碳化 物： Ta/TaN/TaSiN;

Ti/TiC/TiN/TiSiN/TiCN; W/WN/WSiN; Ru/RuC/RuN。

在形成导电阻挡层 208和导电结构 210之后， 可以进行平坦化处理例如 CMP， 以得 到平坦的表面， 且导电结构 210的上表面暴露于外。

这样，就得到了第一互连层 20。如图 2所述，该第一互连层 20可以包括第一 ILD 204、 位于第一 ILD 204底面上的第一扩散阻挡层 202以及嵌于第一 ILD 204中的第一导电结 构 （互连导线或导电栓） 210。 在第一互连层 20的下层结构为前端工艺完成的半导体 结构 10的情况下， 第一导电结构 210通常包括互连导线。 另外， 第一导电结构 210可以 通过第一扩散阻挡层 202中的开口与下层的半导体结构 10中的接触部 106电连接。 优选 地， 第一导电结构 210的底面和侧面上形成有导电阻挡层 208。

这里需要指出的是， 图 2 (a) 中将导电结构 210 (在该示例中， 为互连导线） 示 出为倒 L形。但是，这只是一种示例， 导电结构 210可以根据设计形成为任何所需形状。

另外， 在以上示例中， 由于还形成了导电阻挡层 208， 因此在构图过程中可以将 与导电结构 （互连导线或导电栓） 相对应的沟槽图案转移到第一扩散阻挡层 202中。 因此， 在该示例中， 在导电结构 210的整个底面上可以不存在第一扩散阻挡层 202， 而 是仅存在导电阻挡层 208。在这种情况下，硬掩模层 /保护层 104优选地包括绝缘非晶碳。 这样， 除了导电结构 210与接触部 106相电连接的部位之外， 导电结构 210的底面通过 (导电阻挡层 208和）绝缘非晶碳的硬掩模层 /保护层 104与 PMD 102隔开。 这样， 绝缘 非晶碳的硬掩模层 /保护层 104可以充当导电结构 210与 PMD 102之间的扩散阻挡层。

但是， 本公开不限于此。 例如， 在构图过程中， 可以不将与导电结构 （互连导线 或导电栓） 相对应的沟槽图案转移到第一扩散阻挡层 202中， 而是仅转移到 （停止层 / 保护层 206和） 第一 ILD 204中。 在这种情况下， 在图案转移过程中， 第一扩散阻挡层 202还可以用作刻蚀停止层。 另外， 可以将第一扩散阻挡层 202构图为具有第一开口， 从而导电结构 210通过该第一开口与下层的接触部 106电连接。这样，除了导电结构 210 与接触部 106相电连接的部位之外， 导电结构 210的底面上也存在第一扩散阻挡层 202。

可以看到， 在第一互连层 20中， 导电结构 210中的导电材料 （通常为金属） 与下 层的 PMD 102之间通过第一扩散阻挡层 202 (和 /或绝缘非晶碳的硬掩模层 /保护层 104) 隔开。 这样， 可以防止导电材料与电介质材料之间的互扩散 。 这种互扩散例如包括： 金属原子向电介质材料的扩散 （这将沿着影响电介质的可靠性）； 电介质材料中的氧 原子或离子、 水分子等与金属发生化学反应 （从而降低金属的电导率和可靠性）。

在如上所述形成第一互连层 20之后， 还可以在其上按相同方法依次形成多层互连 层， 从而可以完成半导体器件的最终金属互连结构 。 各互连层中的导电结构图案依据 设计而定。 一般而言， 一互连层包括互连导线， 其相邻互连层包括导电栓或者导电过 孔 （via)。

根据一实施例， 还可以通过例如双大马士革工艺等方式， 在同一处理中完成两层 相邻互连层的构图操作， 且在同一处理中完成两层相邻互连层的填充操 作。 以下， 以 图 3和 4中所示的示例来说明这种处理。

如图 3 (a) 所示， 可以在第一互连层 20上例如通过沉积， 依次形成第二扩散阻挡 层 302、 第二 ILD 304、 第三扩散阻挡层 402和第三 ILD 404。 同样， 为了帮助构图和 / 或保护 ILD， 还可以在第三 ILD 404上形成停止层 /保护层 406。 这些扩散阻挡层、 ILD 和停止层 /保护层与上述第一互连层中的相应层可以包� �相同的材料。

这里需要注意的是， 图 3 (a) 的左部示出了沿 aa'线的部分截面图， 而图 3 (a) 的 右部示出了沿 bb'线 （参见图 4 (a)) 的部分截面图。 图 3 (b) 和图 4 (b) 中同样如此。 随后， 如图 3 (b)所示， 例如通过光刻， 依次在停止层 /保护层 406、 第三 ILD 404 和第三扩散阻挡层 402中形成与第三互连层 （参见图 4中 40) 中的导电结构 （参见图 4 中 410)相对应的沟槽，并在第二 ILD 304和第二扩散阻挡层 302中形成与第二互连层（参 见图 4中 30) 的导电结构 （参见图 4中 308) 相对应的沟槽。 在该示例中， 第二互连层 中的导电结构可以包括导电栓 （导电过孔）， 第三导电层中的导电结构可以包括互连 导线， 从而导电栓 （导电过孔） 连接第一互连层中的互连导线和第三导电层中 的互连 导线。

接着， 如图 4所示， 可以在沟槽中的侧面和底面上形成导电阻挡层 306和 408， 并 填充导电材料形成导电结构 （互连导线或导电栓） 308和 410。

这样， 就形成了第二互连层 30和第三互连层 40。 如图 4所示， 第二互连层 30可以 包括第二 ILD 304、 位于第二 ILD 304底面上的第二扩散阻挡层 302以及嵌于第二 ILD 304中的第二导电结构 （在该示例中， 为导电栓或导电过孔） 308。 第二导电结构 308 的底面和侧面上可以包括导电阻挡层 306。 第二导电结构 308可以通过第二扩散阻挡层 302中的第二开口与下层的导电结构 210电连接。另外，第三互连层 40可以包括第三 ILD 404、 位于第三 ILD 404底面上的第三扩散阻挡层 402以及嵌于第三 ILD 404中的第三导 电结构 （在该示例中， 为互连导线） 410。 第三导电结构 410的底面和侧面上可以包括 导电阻挡层 408。 第三导电结构 410可以通过第三扩散阻挡层 402中的第三开口与下层 的导电结构 308电连接。

在图 3和 4所示的示例中， 第二导电结构 308和第三导电结构 410例如通过双大马士 革工艺一体形成。 另外， 第二导电阻挡层 306和第三导电阻挡层 408也一体形成。 这种 情况下， 导电阻挡层 （306， 408) 位于导电结构 （308， 410) 整体的底面和侧面上。

接下来， 将参照图 5~8， 描述根据本公开另一实施例的制造金属互连结 构的流程。 该实施例的制造流程与图 1~4所示的制造流程主要区别在于还在导电结构 的侧面上形 成侧面扩散阻挡层。 以下将着重描述该实施例与上述实施例的不同 之处。另外， 图 5~8 中的标记 "χχ' "表示与图 1~4中标记为 " XX" 的部件相同的部件。

图 5同样示出了完成前端工艺之后的一般性半导� �结构 10'。该半导体结构 10'与图 1 所示的半导体结构 10相同。对于半导体结构 10'的部件， 可以参照以上结合图 1的描述， 在此不再赘述。

接着， 如图 6 (a) 所示， 可以在半导体结构 10'上依次形成第一扩散阻挡层 202'、 第一 ILD 204'以及可选的停止层 /保护层 206'。 对于这些层， 同样可以参见以上结合图 2 的描述， 在此不再赘述。

然后， 如图 6 (b ) 所示， 例如通过光刻， 将与要在第一互连层中形成的导电结构 (互连导线或导电栓）相对应的沟槽图案依次� �移到停止层 /保护层 206'、第一 ILD 204' 和第一扩散阻挡层 202'中， 从而在其中形成沟槽。 接着， 例如可以通过 PECVD, 各向 同性沉积一扩散阻挡材料层 207'。 该扩散阻挡材料层 207'可以包括绝缘非晶碳。

然后， 如图 7所示， 例如通过反应离子刻蚀（RIE) (在扩散阻挡材料层 207'包括绝 缘非晶碳的示例中， 可以采用 0 ₂ 或 Ar)， 对扩散阻挡材料层 207'进行各向异性刻蚀， 使 得扩散阻挡材料层 207'留在沟槽的侧面上， 从而形成侧面扩散阻挡层。

接下来的步骤与上述实施例中基本相同。 例如， 如图 8所示， 可以在沟槽中的侧 面和底面上形成导电扩散阻挡层 208'， 并填充导电材料形成导电结构 210'。

在图 1-4所示的实施例中， 没有在沟槽的侧壁上形成侧面扩散阻挡层。而 通常情况 下， 沉积导电扩散阻挡层 208、 208'时， 由于工艺限制， 沟槽侧壁上的导电扩散阻挡层 膜厚要比沟槽底部的薄一些。 因此， 形成这种侧面扩散阻挡层， 能够弥补导沟槽侧壁 上的导电扩散阻挡层较薄的缺点。 从图 8可以看出， 根据该实施例的金属互连结构还 可以进一步防止导电结构 210'中导电材料与第一 ILD 204'之间的互扩散。

此外， 根据一实施例， 还可以在第一互连层 20'顶面上进一步形成另一扩散阻挡层 212。 该扩散阻挡层 212同样可以包括绝缘非晶碳。 这样， 导电结构 210'可能与电介质 层接触之处基本上均被阻挡层（第一扩散阻挡 层 202'、侧面扩散阻挡层 207'、 另一扩散 阻挡层 212、 导电阻挡层 208') 包裹， 从而可以更好地防止导电结构 210'中的导电材料 向电介质层的扩散。

当然， 在图 8所示的第一互连层 20'上， 还可以继续形成其他互连层。 这些互连层 可以如以上参照图 3和 4所述的方式来形成。 另外， 在形成这些互连层时， 同样可以在 导电结构的侧面上形成侧面扩散阻挡层。 例如， 这可以通过在构图形成沟槽之后， 在 沟槽的侧面上如上所述形成扩散阻挡层来实现 。

接下来，将参照图 9~13，描述根据本公开又一实施例的制造金属� �连结构的流程。 该实施例的制造流程与上述实施例的制造流程 主要区别在于形成导电结构与 ILD的顺 序不同。 以下将着重描述该实施例与上述实施例的不同 之处。 另外， 图 9~13中的标记 "XX" "表示与图 1~4中标记为 " XX" 的部件相同的部件。

图 9同样示出了完成前端工艺之后的一般性半导� �结构 10"。该半导体结构 10"与图 1所示的半导体结构 10相同。对于半导体结构 10"的部件，可以参照以上结合图 1的描述， 在此不再赘述。

接着，如图 10所示，在半导体结构 10"上，例如通过沉积，形成第一扩散阻挡层 202"。 例如， 可以通过光刻， 对第一扩散阻挡层 202"进行构图， 以在与接触部 106"相对应的 位置处形成第一开口。这样，随后形成的导电 结构可以通过该第一开口，与接触部 106" 电连接。 之后， 可以在第一扩散阻挡层 202"形成构图的导电结构 210"。 例如， 构图的 导电结构 210"可以通过在第一扩散阻挡层 202"沉积形成一层导电材料， 并通过光刻构 图得到。 在图 10所示的示例中， 构图的导电结构 210"形成为倒 L形。 但是， 如上所述， 本公开不限于此。

随后， 如图 11所示， 在第一扩散阻挡层 202"上例如通过沉积， 形成第一 ILD 204"。 根据一实施例， 该第一 ILD 204"可以包括绝缘非晶碳。 这样， 该第一 ILD 204"—方面 充当 ILD， 另一方面也用作扩散阻挡层。 在此， 优选地， 第一 ILD 204"覆盖导电结构 210"。从而，导电结构 210"的所有表面基本上均被第一扩散阻挡层 202"和第一 ILD 204" 覆盖， 可以更好地防止导电结构 210"中的导电材料同与之相邻的电介质层的互� �散。 这样， 就得到了第一互连层 20"。

在形成第一互连层 20"之后，可以在其上继续形成其他互连层。例 如，如图 11所示， 可以在第一互连层 20"上依次形成第二 ILD 304"以及可选的停止层 /保护层 306"。这里需 要指出的是， 由于在之前的步骤中， 第一 ILD 204"覆盖导电结构 210"， 也即在第一互 连层 20"顶面上已经存在一层扩散阻挡层， 因此在形成第二 ILD 304"之前， 可以省略形 成第二扩散阻挡层的处理。 但是， 本公开不限于此。 例如， 在形成第一互连层 20"时， 可以对第一 ILD 204"进行平坦化处理例如 CMP， 以露出导电结构 210"的顶面。 在这种 情况下， 在形成第二 ILD 304"之前， 可以另外形成第二扩散阻挡层 （同样可以是绝缘 非晶碳）。

然后， 如图 12 (a) 所示， 例如通过光刻， 将与要在第二互连层中形成的导电结 构相对应的图案转移到停止层 /保护层 306"和第二 ILD 304"中， 以在其中形成沟槽。 接 着， 如图 12 (b)所示， 在沟槽的侧面上形成侧面扩散阻挡层 307"， 并填充导电材料形 成导电结构 308"。 这样， 就形成了第二互连层 30"。

接着， 可以如图 13所示， 进一步形成第三互连层。 具体地， 如图 13所示， 可以在 第二互连层 30"上形成第三扩散阻挡层 402"， 并对其进行构图， 以在与第二导电结构 308"相对应的位置处形成开口。 之后， 在第三扩散阻挡层 402"上形成构图的第三导电 结构 410"， 并形成第三 ILD 404"。 同样， 第三 ILD 404"可以包括绝缘非晶碳， 从而可 以另外用作扩散阻挡层。 优选地， 第三 ILD 404"覆盖第三导电结构 410"。

根据该实施例的金属互连结构， 可以去除上述实施例中使用的导电阻挡层。

根据一实施例， 可以如下制备绝缘非晶碳薄膜。 具体地， 使用磁过滤脉冲阴极真 空弧放电沉积系统（FCVAD)。首先提供高纯度的 石墨靶材，石墨靶材的纯度大于 99%， 优选的大于 99.99%。 FCVAD系统中可选地使用 90度磁过滤弯管， 或者更优选的使用双 90度磁过滤弯管。 加在过滤弯管上的电压为 10V〜100V， 更优选的在 25V-50V; 电弧 电压在 20V-50V。 真空腔室内的压强小于 lxlO_ ² Pa, 更优的真空腔室的压强小于 lxlO_ ³ Pa。 加在硅晶片上的负偏压在 0V〜200V之间， 更优选的在 10V〜100V之间。 硅 片与磁过滤弯管出口之间的距离大于 200mm, 更优选的大于 500mm。 可选地在沉积绝 缘非晶碳薄膜之前， 可向真空腔中通入 Ar气， 以降低沉积速度， 但是通入氩气后真空 腔的气压仍小于 3xlO_ ² Pa。 需要强调的是， 利用该方法沉积的绝缘非晶碳薄膜中， 不 故意掺 ΛΗ、 0、 Ar以及金属元素。 所获得的薄膜可选地含有极其少量的 Mg、 Al、 Si、 S、 K、 Ca、 Ti、 Fe、 Sr元素， 上述元素是石墨靶材中的杂质元素； 通过选择更高纯度 的石墨靶材可以进一步降低上述元素的含量。 所制备的薄膜通过激光拉曼光谱和 X射 线光电子能谱的方法测量其 sp3 C-C键的含量 50%~90%， 密度在 2.8〜3.4g/cm ³ ， AFM 测量表面粗糙度小于 lnm。

这里需要指出的是， 尽管在上述实施例中， 将绝缘非晶碳的扩散阻挡层用于金属 互连结构中。 但是， 本公开并不局限于此。 绝缘非晶碳的扩散阻挡层也可以应用于各 种金属结构与电介质层之间的界面处， 用以防止金属结构与电介质层之间的互扩散。 绝缘非晶碳的扩散阻挡层特别适用于需要低介 电常数和 /或高导热性能的应用。

尽管在以上分别描述了各实施例， 但是这并不意味着各个实施例中的措施不能有 利地结合使用。

在以上的描述中， 对于各层的构图、 刻蚀等技术细节并没有做出详细的说明。 但 是本领域技术人员应当理解，可以通过各种技 术手段，来形成所需形状的层、区域等。 另外， 为了形成同一结构， 本领域技术人员还可以设计出与以上描述的方 法并不完全 相同的方法。

以上对本公开的实施例进行了描述。 但是， 这些实施例仅仅是为了说明的目的， 而并非为了限制本公开的范围。 本公开的范围由所附权利要求及其等价物限定 。 不脱 离本公开的范围， 本领域技术人员可以做出多种替代和修改， 这些替代和修改都应落 在本公开的范围之内。