(第1の実施形態)
 図1は、本発明の第1の実施形態に係る液晶� �示装置の構成を示す図である。図1に示す液� ��表示装置は、画素アレイ1、制御回路2、ソ� �スドライバ回路3、第1のゲートドライバ回路 、および、第2のゲートドライバ回路を備え� �いる。第1のゲートドライバ回路はシフトレ� ��スタ4と複数の増幅回路11を含み、第2のゲー トドライバ回路はシフトレジスタ5と複数の� �幅回路12を含んでいる。以下、mおよびnは2以 上の整数、iは1以上n以下の整数とする。

 画素アレイ1は、2次元状に配置された(m×n )個の画素回路P、n本のゲート配線G1~Gn、およ� ��、m本のデータ配線S1~Smを含んでいる。画素� ��路Pは、TFT:Qと液晶容量LCを含んでいる。ゲ� �ト配線G1~Gnは同じ行に配置された画素回路P� �共通して接続され、ソース配線S1~Smは同じ列 に配置された画素回路Pに共通して接続され� �。なお、ゲート配線、ソース配線、ゲート� �ライバ回路およびソースドライバ回路は、� �れぞれ、走査信号線、映像信号線、走査信� �線駆動回路および映像信号線駆動回路に相� �する。

 n本のゲート配線G1~Gnに対応して、第1のゲ ートドライバ回路はn段のシフトレジスタ4とn 個の増幅回路11を含み、第2のゲートドライバ 回路はn段のシフトレジスタ5とn個の増幅回路 12を含んでいる。第1および第2のゲートドラ� �バ回路は、例えばCGS(Continuous Grain Silicon)を� ��いて、画素アレイ1が形成された液晶パネル 10上に形成される。なお、図1では制御回路2� �ソースドライバ回路3は液晶パネル10の外部� �設けられているが、これらの回路の全部ま� �は一部を液晶パネル10上に形成してもよい。

 制御回路2は、タイミング制御信号の生成 、電源電圧の供給、および、共通電極の駆動 を行う。より詳細には、制御回路2は、画素� �レイ1の共通電極に対して共通電極電圧VCOMを 供給し、ソースドライバ回路3に対してタイ� �ング制御信号と映像信号を供給する。さら� �制御回路2は、第1および第2のゲートドライ� �回路に対して、2本のタイミング制御信号(ゲ ートクロックGCKおよびゲートスタートパルス GSP)と2種類の電圧(ゲートハイ電圧VGHおよびゲ ートロー電圧VGL)を供給する。ゲートクロッ� �GCKは1ライン時間(1水平時間)の周期で変化し� ��ゲートスタートパルスGSPは1フレーム時間内 で1ライン時間だけハイレベルとなる。ゲー� �ハイ電圧VGHは画素回路Pに含まれるTFT:Qをオ� �状態に設定し、ゲートロー電圧VGLはTFT:Qをオ フ状態に設定する。

 ソースドライバ回路3は、制御回路2から� �給されたタイミング制御信号と映像信号に� �づき、点順次駆動や線順次駆動などにより� �ース配線S1~Smを駆動する。

 第1および第2のゲートドライバ回路は、� �御回路2から供給されたタイミング制御信号� ��従い、協働してゲート配線G1~Gnを駆動する� �第1のゲートドライバ回路(シフトレジスタ4� �増幅回路11)は、画素アレイ1の左側に画素ア� ��イ1の左辺に添って配置され、ゲート配線G1~ Gnの左端に接続される。第2のゲートドライバ 回路(シフトレジスタ5と増幅回路12)は、画素� ��レイ1の右側に画素アレイ1の右辺に添って� �置され、ゲート配線G1~Gnの右端に接続される 。このように第1および第2のゲートドライバ� ��路は、画素アレイ1が形成された液晶パネル 10上に、画素アレイ1の対向する2辺(列方向の2 辺)に添って形成される。

 シフトレジスタ4、5は、いずれも、ゲー� �クロックGCKに従いゲートスタートパルスGSP� �順にシフトする。シフトレジスタ4は、1ライ ン時間ずつ順にハイレベルとなるn本の選択� �号A1~Anを出力する。シフトレジスタ5は、選� �信号A1~Anと同じように変化するn本の選択信� �B1~Bnを出力する。i番目の増幅回路11は、シフ トレジスタ4のi段目から出力された選択信号A iを増幅して、走査信号線Giに印加する。i番� �の増幅回路12は、シフトレジスタ5のi段目か� ��出力された選択信号Biを増幅して、走査信� �線Giに印加する。

 増幅回路11、12は、複数のスイッチを多段 に接続することにより構成される。以下、増 幅回路の最終段にあるスイッチを「最終段ス イッチ」という。i番目の増幅回路11の最終段 スイッチはゲート配線Giの左端に接続され、i 番目の増幅回路12の最終段スイッチはゲート� ��線Giの右端に接続される。

 増幅回路11は、3個のCMOSスイッチと1個のNM OSスイッチを多段に接続することにより構成� ��れる。増幅回路11の最終段スイッチは、NMOS� ��イッチである。CMOSスイッチは、共通のドレ インを有するPMOSスイッチとNMOSスイッチを含� ��。増幅回路11に含まれるPMOSスイッチ(3個)の� ��ース端子にはゲートハイ電圧VGHが印加され� ��増幅回路11に含まれるNMOSスイッチ(最終段ス イッチを含めて4個)のソース端子にはゲート� ��ー電圧VGLが印加される。

 増幅回路12は、3個のCMOSスイッチと1個のPM OSスイッチを多段に接続することにより構成� ��れる。増幅回路12の最終段スイッチは、PMOS� ��イッチである。増幅回路12に含まれるPMOSス� ��ッチ(最終段スイッチを含めて4個)のソース� ��子にはゲートハイ電圧VGHが印加され、増幅� ��路11に含まれるNMOSスイッチ(3個)のソース端� ��にはゲートロー電圧VGLが印加される。

 増幅回路11、12に含まれる4個のスイッチ� �後段になるほど高い駆動能力を有し、最終� �スイッチはゲート配線G1~Gnを駆動できるだけ の能力を有する。このため、各スイッチのト ランジスタサイズは、後段になるほど大きく なる。ただし、トランジスタサイズを前段よ りも大幅に大きくすると、次段のトランジス タのゲート寄生容量が大きくなり、信号波形 の鈍りが大きくなる。これに伴い、PMOSスイ� �チとNMOSスイッチが両方ともオン状態となる� ��間が長くなり、消費電流が増加する。そこ� ��、トランジスタサイズの倍率は、一定の値� ��下(例えば、数倍以下)に制限される。

 選択信号Ai、Biがハイレベルのとき、i番� �の増幅回路11の最終段スイッチはオフ状態と なり、i番目の増幅回路12の最終段スイッチは オン状態となる。このとき、ゲート配線Giはi 番目の増幅回路12の最終段スイッチによって� ��動され、ゲート配線Giにはゲートハイ電圧VG Hが印加される。

 これに対して、選択信号Ai、Biがローレベ ルのとき、i番目の増幅回路11の最終段スイッ チはオン状態となり、i番目の増幅回路12の最 終段スイッチはオフ状態となる。このとき、 ゲート配線Giはi番目の増幅回路11の最終段ス� ��ッチによって駆動され、ゲート配線Giには� �ートロー電圧VGLが印加される。

 このように本実施形態に係る液晶表示装� ��では、シフトレジスタ4、5から出力される� �択信号Ai、Biに応じて、i番目の増幅回路11の� ��終段スイッチ、および、i番目の増幅回路12� ��最終段スイッチの一方がオン状態、他方が� ��フ状態となり、ゲート配線Giにはゲートハ� �電圧VGHおよびゲートロー電圧VGLのいずれか� �方が印加される。したがって、本実施形態� �係る液晶表示装置によれば、第1および第2の ゲートドライバ回路を用いて、ゲート配線G1~ Gnを駆動することができる。

 以下、本実施形態に係る液晶表示装置の� ��果を説明する。図2は、増幅回路11、12にお� �るトランジスタサイズの比を示す図である� �図3は、従来の液晶表示装置(図14)の増幅回路 96におけるトランジスタサイズの比を示す図� ��ある。

 ここでは、最終段スイッチでは、初段の� ��イッチに比べてトランジスタサイズを約30� �にする必要があるとする。この場合、従来� �液晶表示装置の増幅回路96では、トランジス タサイズを1段につき約3倍にする必要がある� ��この結果、増幅回路96ではトランジスタサ� �ズの比は1:3:10:30となり(図3を参照)、トラン� �スタサイズの合計は(1+3+10+30)×2=88となる。

 これに対して、本実施形態に係る液晶表� ��装置では、増幅回路11の最終段にはNMOSスイ� ��チ、増幅回路12の最終段にはPMOSスイッチが� ��けられるので、最終段スイッチのサイズはC MOSスイッチを設ける場合の約半分となる。ま た、最終段の1つ前のスイッチは、片チャン� �ルのMOSスイッチを駆動すればよいので、CMOS� ��イッチを駆動するときよりもサイズを小さ� ��できる。同様の理由で、最終段の2つ前のス イッチもサイズを小さくできる。この結果、 増幅回路11、12ではトランジスタサイズの比� �例えば1:2:6:30となり(図2を参照)、トランジス タサイズの合計は(1+2+6)×2+30=48となる。

 従来の液晶表示装置ではシフトレジスタ9 5と増幅回路96のサイズがほぼ同じであるとす ると(実際には、増幅回路96のほうがやや大き いことが多い)、本実施形態に係る液晶表示� �置では、増幅回路11、12のサイズは従来の約� ��分(=48/88)になり、第1および第2のゲートドラ イバ回路のサイズは従来の約3/4になる。この ように、本実施形態に係る液晶表示装置によ れば、第1および第2のゲートドライバ回路に� ��いて、最終段スイッチのサイズを従来の約� ��分に削減し、それ以外のスイッチのサイズ� ��削減することができる。

 また、第1および第2のゲートドライバ回� �は、液晶パネル10上で画素アレイ1の左右両� �に配置されているので、表示領域は液晶パ� �ル10上で左右対称となる。また、増幅回路11� ��最終段スイッチと増幅回路12の最終段スイ� �チとは、抵抗と容量負荷を有する走査信号� �G1~Gnを介して接続されているので、走査信号 線G1~Gnの両端に接続された2個の最終段スイッ チが共にオン状態になっても、貫通電流が流 れない。したがって、従来よりも消費電流を 削減することができる。

 以上に示すように、本実施形態に係る液� ��表示装置によれば、液晶パネル上に形成さ� ��る駆動回路の回路量を削減し、消費電流を� ��減すると共に、表示領域を液晶パネル上で� ��右対称とすることができる。

 (第2の実施形態)
 図4は、本発明の第2の実施形態に係る液晶� �示装置の構成を示す図である。図4に示す液� ��表示装置は、第1の実施形態に係る液晶表示 装置(図1)において、増幅回路11、12をそれぞ� �増幅回路21、22に置換したものである。本実� ��形態の構成要素のうち、第1の実施形態と同 一の要素については、同一の参照符号を付し て、説明を省略する(以下の実施形態でも同� �)。

 増幅回路21、22は、3個のCMOSスイッチと1個 の片チャンネルのスイッチを多段に接続する ことにより構成される。奇数番目の増幅回路 21には最終段スイッチとしてPMOSスイッチが設 けられ、偶数番目の増幅回路21には最終段ス� ��ッチとしてNMOSスイッチが設けられる。また 、奇数番目の増幅回路22には最終段スイッチ� ��してNMOSスイッチが設けられ、偶数番目の増 幅回路22には最終段スイッチとしてPMOSスイッ チが設けられる。このように、増幅回路21の� ��終段には、PMOSスイッチとNMOSスイッチがゲ� �ト配線G1~Gnごとに交互に設けられ、増幅回路 22の最終段には、PMOSスイッチとNMOSスイッチ� �ゲート配線G1~Gnごとに増幅回路21とは逆の順� ��で交互に設けられる。

 奇数番目のゲート配線Giは、選択信号Ai、 Biがハイレベルのときにはi番目の増幅回路21� ��最終段スイッチによって駆動され、選択信� ��Ai、Biがローレベルのときにはi番目の増幅� �路22の最終段スイッチによって駆動される。 偶数番目のゲート配線Giは、選択信号Ai、Biが ハイレベルのときにはi番目の増幅回路22の最 終段スイッチによって駆動され、選択信号Ai� ��Biがローレベルのときにはi番目の増幅回路2 1の最終段スイッチによって駆動される。

 本実施形態に係る液晶表示装置によれば� ��第1の実施形態に係る液晶表示装置と同様に 、第1および第2のゲートドライバ回路におい� ��、最終段スイッチのサイズを従来の約半分� ��削減し、それ以外のスイッチのサイズも削� ��することができる。

 また、奇数番目のゲート配線と偶数番目� ��ゲート配線を異なる方法で駆動することに� ��り、ゲート配線の波形を平均化することが� ��きる。また、第1のゲートドライバ回路と第 2のゲートドライバ回路の間で消費電流を平� �化することができる。

 (第3の実施形態)
 図5は、本発明の第3の実施形態に係る液晶� �示装置の構成を示す図である。図5に示す液� ��表示装置は、第1の実施形態に係る液晶表示 装置(図1)において、増幅回路11、12をそれぞ� �増幅回路31、32に置換したものである。増幅� ��路31は、4個のCMOSスイッチを多段に接続する ことにより構成される。増幅回路31の最終段� ��イッチは、CMOSスイッチである。増幅回路32� ��、3個のCMOSスイッチと1個のPMOSスイッチを多 段に接続することにより構成される。増幅回 路32の最終段スイッチは、PMOSスイッチである 。

 選択信号Ai、Biがハイレベルのとき、i番� �の増幅回路31の最終段スイッチではPMOSスイ� �チがオン状態、NMOSスイッチがオフ状態とな� ��、i番目の増幅回路32の最終段スイッチはオ� ��状態となる。このとき、ゲート配線Giは2個� ��PMOSスイッチによって駆動され、ゲート配線 Giにはゲートハイ電圧VGHが印加される。

 これに対して、選択信号Ai、Biがローレベ ルのとき、i番目の増幅回路31の最終段スイッ チではPMOSスイッチがオフ状態、NMOSスイッチ� ��オン状態となり、i番目の増幅回路32の最終� ��スイッチはオフ状態となる。このとき、ゲ� ��ト配線Giは1個のNMOSスイッチによって駆動さ れ、ゲート配線Giにはゲートロー電圧VGLが印� ��される。

 本実施形態に係る液晶表示装置によれば� ��第2のゲートドライバ回路において、最終段 スイッチのサイズをCMOSスイッチを設ける場� �の約半分に削減し、最終段以外のスイッチ� �サイズも削減することができる。また、第2� ��ゲートドライバ回路の存在を考慮すれば、� ��1のゲートドライバ回路に含まれるスイッチ のサイズも削減することができる。

 また、増幅回路31の最終段スイッチに含� �れる2個のスイッチのサイズ、および、増幅� ��路32の最終段スイッチのサイズを好適に決� �すれば(例えば、3個のスイッチのサイズをほ ぼ等しくすれば)、ゲート配線G1~Gnの立上り波 形を立下り波形よりも急峻にすることができ る。

 また、増幅回路31の最終段スイッチに含� �れるNMOSスイッチのサイズを、増幅回路31の� �終段スイッチに含まれるPMOSスイッチのサイ� ��と増幅回路32の最終段スイッチのサイズと� �和にほぼ等しくすれば、ゲート配線G1~Gnの立 上り波形と立下り波形をほぼ同じ形状に揃え ることができる。

 (第4の実施形態)
 図6は、本発明の第4の実施形態に係る液晶� �示装置の構成を示す図である。図6に示す液� ��表示装置は、第1の実施形態に係る液晶表示 装置(図1)において、増幅回路11、12をそれぞ� �増幅回路41、42に置換したものである。増幅� ��路41は、4個のCMOSスイッチを多段に接続する ことにより構成される。増幅回路41の最終段� ��イッチは、CMOSスイッチである。増幅回路42� ��、3個のCMOSスイッチと1個のNMOSスイッチを多 段に接続することにより構成される。増幅回 路42の最終段スイッチは、NMOSスイッチである 。最終段スイッチの動作は、第3の実施形態� �同様であるので、ここでは説明を省略する� �

 本実施形態に係る液晶表示装置によれば� ��第3の実施形態に係る液晶表示装置と同様に 、第1および第2のゲートドライバ回路の回路� ��を削減することができる。また、ゲート配� ��G1~Gnに接続される3個のスイッチのサイズを� ��適に決定すれば、ゲート配線G1~Gnの立下り� �形を立上り波形よりも急峻にし、次のゲー� �配線を早めに立上げることができる。また� �増幅回路41の最終段スイッチに含まれるPMOS� �イッチのサイズを、増幅回路41の最終段スイ ッチに含まれるNMOSスイッチのサイズと増幅� �路42の最終段スイッチのサイズとの和にほぼ 等しくすれば、ゲート配線G1~Gnの立上り波形� ��立下り波形をほぼ同じ形状に揃えることが� ��きる。

 (第5の実施形態)
 第5の実施形態では、第2の実施形態の特徴� �一般化して適用した各種の液晶表示装置に� �いて説明する。図7は、本発明の第2の実施形 態に係る液晶表示装置(図4)を簡略化して示す ブロック図である。図8~図12は、本発明の第5� ��実施形態に係る液晶表示装置の第1~第5の例� ��同様の記法で示すブロック図である。図7~� �12では、最終段にPMOSスイッチを設けた増幅� �路はP型増幅回路と記載され、最終段にNMOSス イッチを設けた増幅回路はN型増幅回路と記� �され、最終段にCMOSスイッチを設けた増幅回� ��はC型増幅回路と記載されている。また、ゲ ートハイ電圧VGH、ゲートロー電圧VGLおよび共 通電極電圧VCOMを供給する配線は省略され、� �数の配線は1本の線分または折れ線で表現さ� ��ている。

 第2の実施形態に係る液晶表示装置では、 増幅回路21、22の最終段には、PMOSスイッチとN MOSスイッチがゲート配線G1~Gnごとに交互に設� ��られている。これに代えて、ゲート配線G1~G nの配置順にPMOSスイッチとNMOSスイッチを2個� �つ交互に設けることにより、図8に示す液晶� ��示装置を構成することができる。図8に示す 液晶パネル51では、増幅回路61の最終段には� �ゲート配線G1~Gnの配置順にPMOSスイッチとNMOS� ��イッチが2個ずつ交互に設けられ、増幅回路 62の最終段には、増幅回路61とは逆の順序でPM OSスイッチとNMOSスイッチが2個ずつ交互に設� �られている。

 また、PMOSスイッチとNMOSスイッチに代え� �CMOSスイッチとPMOSスイッチを設けることによ り、図9および図10に示す液晶表示装置を構成 することができる。図9に示す液晶パネル52で は、増幅回路63の最終段には、ゲート配線G1~G nの配置順にCMOSスイッチとPMOSスイッチが1個� �つ交互に設けられ、増幅回路64の最終段には 、増幅回路63とは逆の順序でCMOSスイッチとPMO Sスイッチが1個ずつ交互に設けられている。� ��10に示す液晶パネル53では、増幅回路65の最� ��段には、ゲート配線G1~Gnの配置順にCMOSスイ� ��チとPMOSスイッチが2個ずつ交互に設けられ� �増幅回路66の最終段には、増幅回路65とは逆� ��順序でCMOSスイッチとPMOSスイッチが2個ずつ� ��互に設けられている。

 また、CMOSスイッチとNMOSスイッチを設け� �ことにより、図11および図12に示す液晶表示� ��置を構成することができる。図11に示す液� �パネル54では、増幅回路67の最終段には、ゲ� ��ト配線G1~Gnの配置順にCMOSスイッチとNMOSスイ ッチが1個ずつ交互に設けられ、増幅回路68の 最終段には、増幅回路67とは逆の順序でCMOSス イッチとNMOSスイッチが1個ずつ交互に設けら� ��ている。図12に示す液晶パネル55では、増幅 回路69の最終段には、ゲート配線G1~Gnの配置� �にCMOSスイッチとNMOSスイッチが2個ずつ交互� �設けられ、増幅回路70の最終段には、増幅回 路69とは逆の順序でCMOSスイッチとNMOSスイッ� �が2個ずつ交互に設けられている。

 一般に、画素アレイ1の一辺に添って配置 された増幅回路の最終段には、ゲート配線G1~ Gnの配置順にPMOSスイッチとNMOSスイッチをk個( kは1以上の整数)ずつ交互に設け、画素アレイ 1の他辺に添って配置された増幅回路の最終� �には、対向する増幅回路とは逆の順序でPMOS� ��イッチとNMOSスイッチをk個ずつ交互に設け� �ばよい(図7、図8)。また、PMOSスイッチとNMOS� �イッチに代えて、CMOSスイッチとPMOSスイッチ を設けてもよく(図9、図10)、CMOSスイッチとNMO Sスイッチを設けてもよい(図11、図12)。上記k� ��値は、1でもよく(図7、図9、図11)、2でもよ� �(図8、図10、図12)、3以上でもよい。

 以上のように構成された液晶表示装置に� ��れば、第1および第2のゲートドライバ回路� �おいて、最終段のスイッチの回路量を従来� �約半分に削減し、それ以外のスイッチの回� �量も削減することができる。また、立上り� �形が急峻となるゲート配線と立下り波形が� �峻となるゲート配線とをk本ずつ交互に配置� ��ることにより、ゲート配線G1~Gnの波形を平� �化することができる。また、第1のゲートド� ��イバ回路と第2のゲートドライバ回路の間で 消費電流を平均化することができる。

 また、共通電極電圧VCOMを切り替える液晶 表示装置では、数kに基づく周期で共通電極� �圧VCOMを切り替えることにより、表示画面の� ��質を改善することができる。例えば、k=2の� ��きには、共通電極電圧VCOMを1ラインごとに� �り替えれば、表示画面の画質を改善するこ� �ができる。また、k=2のときには、倍角表示� �能を有する液晶表示装置で2ライン同時選択� ��行う場合に、表示画面の画質を改善するこ� ��ができる。

 また、CMOSスイッチとPMOSスイッチを設け� �場合には、CMOSスイッチに含まれるNMOSスイッ チのサイズを、CMOSスイッチに含まれるPMOSス� ��ッチのサイズと単独のPMOSスイッチのサイズ との和にほぼ等しくしてもよい。CMOSスイッ� �とNMOSスイッチを設ける場合には、CMOSスイッ チに含まれるPMOSスイッチのサイズを、CMOSス� ��ッチに含まれるNMOSスイッチのサイズと単独 のNMOSスイッチのサイズとの和にほぼ等しく� �てもよい。これにより、ゲート配線G1~Gnの立 上り波形と立下り波形をほぼ同じ形状に揃え ることができる。

 なお、第1~第5の実施形態では、表示装置� ��例として液晶表示装置について説明してき� ��が、同様の方法で液晶表示装置以外の表示� ��置(例えば、有機エレクトロルミネッセンス 表示装置)を構成することもできる。

 以上に示すように、本発明の表示装置に� ��れば、駆動回路をバランスよく配置し、全� ��の駆動回路サイズは若干大きくなるものの� ��最大のトランジスタに貫通電流が流れない� ��とにより消費電流を削減すると共に、必要� ��応じて表示領域を左右対称とすることがで� ��る。したがって、左右のバランスが必要と� ��れる機器に用いられる表示装置を小型化し� ��機器のサイズを従来と同じに保ちながら画� ��サイズを大きくしたり、画面サイズを従来� ��同じに保ちながら機器を小型化したりする� ��とができる。また、表示装置の消費電流が� ��さい分だけ電池を小型化できるので、携帯� ��器のデザインの自由度を高めることができ� ��。