(第1の実施形態)
 図1は、本発明の第1の実施形態に係る液晶� �示装置の構成を示すブロック図である。図1� ��示す液晶表示装置10は、マトリクス型の表� �装置の一種であり、液晶パネル11、表示制御 回路12、走査信号線駆動回路13、および、デ� �タ信号線駆動回路14、15を備えている。以下� ��mおよびnは2以上の整数、iは1以上m以下の整� ��、jは1以上n以下の整数であるとする。

 液晶パネル11は、(m×n)個の画素P、m本の走 査信号線G1~Gm、および、2n本のデータ信号線SA 1~SAn、SB1~SBnを含んでいる。画素Pは、行方向(� ��1では横方向)にn個ずつ、列方向(図1では縦� �向)にm個ずつ並べて配置される。走査信号線 G1~Gmは、行方向に伸延し、列方向に並べて互� ��に平行に配置される。データ信号線SA1~SAn、 SB1~SBnは、列方向に伸延し、走査信号線G1~Gmと 直交するように、行方向に並べて互いに平行 に配置される。液晶パネル11の一辺(図1では� �側の辺)にはデータ信号線SA1~SAnへの接続端子 が設けられ、液晶パネル11の対向する辺(図1� �は下側の辺)にはデータ信号線SB1~SBnへの接続 端子が設けられる。

 i行目に配置されたn個の画素Pは、いずれ� ��走査信号線Giに接続される。一方、j列目に� ��置されたm個の画素Pは2つのグループに分け� ��れ、一方のグループに属する画素はデータ� ��号線SAjに接続され、他方のグループに属す� ��画素はデータ信号線SBjに接続される(詳細は 後述)。

 表示制御回路12は、液晶表示装置10の動作 を制御する。より詳細には、表示制御回路12� ��、外部から供給された制御信号と映像信号( いずれも図示せず)に基づき、走査信号線駆� �回路13に対してタイミング制御信号C1を出力� ��ると共に、データ信号線駆動回路14、15に対 してタイミング制御信号C2と映像信号VSを出� �する。タイミング制御信号C1にはゲートスタ ートパルスやゲートクロックなどが含まれ、 タイミング制御信号C2にはソーススタートパ� ��スやソースクロックなどが含まれる。

 走査信号線駆動回路13は、タイミング制� �信号C1に基づき、走査信号線G1~Gmを2本ずつ順 に選択する。より詳細には、液晶表示装置10� ��は、隣接して配置された2本の走査信号線(� �えば、走査信号線G1、G2)は、液晶パネル11の� ��部または外部で電気的に接続され、1フレー ム時間はm/2個以上のライン時間に分割される 。走査信号線駆動回路13は、タイミング制御� ��号C1に基づき1ライン時間ごとに、電気的に� ��続された2本の走査信号線を順次選択し、選 択した2本の走査信号線に選択電圧(例えば、� ��イレベル電圧)を印加する。これにより、1� �イン時間ごとに2本の走査信号線が選択され� ��2行分の画素(2n個の画素)が電圧書き込み可� �な状態になる。

 データ信号線駆動回路14は液晶パネル11の 一辺(図1では上側の辺)に沿って配置され、デ ータ信号線駆動回路15は液晶パネル11の対向� �る辺(図1では下側の辺)に沿って配置される� �データ信号線駆動回路14、15は、並列に動作� ��、それぞれn個のデータ電圧を出力する。デ ータ信号線駆動回路14は、タイミング制御信� ��C2と映像信号VSに基づき、1ライン時間内に� �ータ信号線SA1~SAnに対してデータ電圧を印加� ��る。データ信号線駆動回路15は、タイミン� �制御信号C2と映像信号VSに基づき、1ライン時 間内にデータ信号線SB1~SBnに対してデータ電� �を印加する。これにより、1ライン時間ごと� ��2n本のデータ信号線にデータ電圧が印加さ� �、走査信号線駆動回路13によって選択された 2行分の画素にデータ電圧が書き込まれる。

 図2は、液晶パネル11のレイアウト図であ� ��。図2では、iおよびjは奇数であるとした。� ��2には、走査信号線Gi~Gi+3とデータ信号線SAj~S Aj+3の交点付近に配置された16個の画素が記載 されている。液晶パネル11の他の部分の構成� ��、図2と同じである。

 図2に示すように、走査信号線Giは、i行目 に配置された画素の上側(レイアウト平面内� �の上側)に配置される。データ信号線SAjは、j 列目に配置された画素の左側に配置される。 データ信号線SBjは、j列目に配置された画素� �右側に配置される。これにより、行方向に� �接する2個の画素の間には、データ信号線が2 本ずつ配置される。例えば、図2で左上の画� �とその右隣の画素の間には、2本のデータ信� ��線SBj、SAj+1が配置されている。

 液晶パネル11内の画素Pは、左側に配置さ� ��たデータ信号線SAjに接続される画素Pa(以下� ��A型画素という)と、右側に配置されたデー� �信号線SBjに接続される画素Pb(以下、B型画素� ��いう)とに分類される。A型画素PaとB型画素Pb は、いずれも薄膜トランジスタ(Thin Film Trans istor:以下、TFTと略称する)1と画素電極2を含ん でいる(図2を参照)。A型画素PaとB型画素Pbでは 、レイアウト形態が異なる。A型画素Paに含ま れるTFT1は、データ信号線SAjに接近させて画� �の左上部分に配置される。B型画素Pbに含ま� �るTFT1は、データ信号線SBjに接近させて画素� ��右上部分に配置される。

 画素Pの各列には、A型画素PaとB型画素Pbが 交互に配置される。これに加えて、画素Pの� �行にも、A型画素PaとB型画素Pbが交互に配置� �れる。このようにA型画素PaとB型画素Pbは、� �晶パネル11内に市松模様状に配置される。具 体的には、図1および図2に示すように、奇数� ��目かつ奇数列目と偶数行目かつ偶数列目に� ��A型画素Paが配置され、奇数行目かつ偶数列� ��と偶数行目かつ奇数列目にはB型画素Pbが配� ��される。この結果、データ信号線SAj、SBjに� ��、画素の列の中から1つ飛ばしに選択された 半数の画素(m/2個の画素)が接続される。

 図3は、液晶表示装置10のタイミングチャ� ��トである。図3に示すように、垂直同期信号 VSYNCは1フレーム時間ごとにハイレベルになり 、水平同期信号HSYNCは1ライン時間ごとにハイ レベルになる。上述したように、1フレーム� �間はm/2個以上のライン時間に分割される。

 各ライン時間では、走査信号線G1~Gmの中� �ら2本の走査信号線が選択され、選択された� ��査信号線には選択電圧(ここでは、ハイレベ ル電圧)が印加される。例えば、垂直同期信� �VSYNCがローレベルに変化した後の最初のライ ン時間(以下、第1ライン時間という)では、走 査信号線G1、G2にハイレベル電圧が印加され� �次のライン時間(以下、第2ライン時間という )では走査信号線G3、G4にハイレベル電圧が印� ��され、その次のライン時間(以下、第3ライ� �時間という)では走査信号線G5、G6にハイレベ ル電圧が印加される。

 また、各ライン時間では、データ信号線S A1~SAn、SB1~SBnには、選択された走査信号線に� �続された2n個の画素に書き込むべきデータ電 圧が印加される。例えば、第1ライン時間で� �データ信号線SA1~SAn、SB1~SBnには、走査信号線 G1、G2に接続された2n個の画素に書き込むべき データ電圧(図3では「1/2」と記載。以下、同� ��)が印加される。第2ライン時間ではデータ� �号線SA1~SAn、SB1~SBnには、走査信号線G3、G4に� �続された2n個の画素に書き込むべきデータ電 圧が印加される。第3ライン時間ではデータ� �号線SA1~SAn、SB1~SBnには、走査信号線G5、G6に� �続された2n個の画素に書き込むべきデータ電 圧が印加される。

 これにより、第1ライン時間では、走査信 号線G1、G2に接続された2n個の画素にデータ電 圧が書き込まれる。第2ライン時間では、走� �信号線G3、G4に接続された2n個の画素にデー� �電圧が書き込まれる。第3ライン時間では、� ��査信号線G5、G6に接続された2n個の画素にデ� ��タ電圧が書き込まれる。このように2行分の 画素にデータ電圧を書き込む動作を1フレー� �時間内にm/2回行うことにより、1フレーム時� ��内に液晶パネル11内のすべての画素Pにデー� ��電圧を書き込むことができる。

 上記の動作を行うために、表示制御回路1 2は、液晶パネル11における画素とデータ信号 線の接続形態に合わせて映像信号VSを出力す� ��。i行目かつj列目に配置された画素を画素P( i,j)としたとき、データ信号線駆動回路14、15� ��、例えば第1ライン時間では、データ信号線 SA1、SB1、SA2、SB2に対して、それぞれ、画素P(1 ,1)、P(2,1)、P(2,2)、P(1,2)に書き込むべきデータ 電圧を印加する。これに対応して、表示制御 回路12は、第1ライン時間が始まる前に、画素 P(1,1)、P(2,2)などの画素値を含む映像信号VSを� ��ータ信号線駆動回路14に対して出力すると� �に、画素P(2,1)、P(1,2)などの画素値を含む映� �信号VSをデータ信号線駆動回路15に対して出� ��する。

 また、液晶表示装置10は、フレーム反転� �動とドット反転駆動を行う。このため、奇� �番目のフレーム時間では、データ信号線駆� �回路14はデータ信号線SA1~SAnに対して正極性� �圧(共通電極電圧よりも高い電圧)を印加し、 データ信号線駆動回路15はデータ信号線SB1~SBn に対して負極性電圧(共通電極電圧よりも低� �電圧)を印加する。偶数番目のフレーム時間� ��は、データ信号線駆動回路14、15は、データ 信号線SA1~SAn、SB1~SBnに対して奇数番目のフレ� ��ム時間とは逆極性の電圧を印加する。図4は 、データ信号線SA1~SAn、SB1~SBnの電圧の極性の� ��化を示す図である。図4に示すように、デー タ信号線SA1~SAn、SB1~SBnの電圧の極性は、フレ� ��ム時間内で一定になる。

 なお、液晶表示装置10は、ドット反転駆� �に代えて、ライン反転駆動を行ってもよい� �この場合、奇数番目のフレーム時間では、� �ータ信号線駆動回路14は、データ信号線SA1~SA nのうち奇数番目の信号線に対して正極性電� �を印加し、偶数番目の信号線に対して負極� �電圧を印加する。データ信号線駆動回路15は 、データ信号線SB1~SBnのうち奇数番目の信号� �に対して負極性電圧を印加し、偶数番目の� �号線に対して正極性電圧を印加する。偶数� �目のフレーム時間では、データ信号線駆動� �路14、15は、データ信号線SA1~SAn、SB1~SBnに奇� �番目のフレーム時間とは逆極性の電圧を印� �する。図5は、ライン反転駆動を行う場合の� ��ータ信号線SA1~SAn、SB1~SBnの電圧の極性の変� �を示す図である。図5に示すように、ライン� ��転駆動を行う場合でも、データ信号線SA1~SAn 、SB1~SBnの電圧の極性は、フレーム時間内で� �定になる。

 以上に示すように、本実施形態に係る液� ��表示装置10は、(m×n)個の画素P、m本の走査信 号線G1~Gm、2n本のデータ信号線SA1~SAn、SB1~SBn、 走査信号線駆動回路13、および、データ信号� ��駆動回路14、15を備えている。また、行方向 に隣接する画素P間にはデータ信号線が2本ず� ��配置されており、2n本のデータ信号線のそ� �ぞれには、画素Pの列の中から1つ飛ばしに選 択された半数の画素(m/2個の画素)が接続され� ��おり、走査信号線駆動回路13は走査信号線G1 ~Gmを2本ずつ順に選択する。

 このように行方向の画素数の2倍のデータ 信号線を設け、列方向の画素数の半数の画素 を各データ信号線に接続した上で、走査信号 線を2本ずつ順に選択すると共に、データ信� �線に2行分の画素に対応したデータ電圧を印� ��することにより、走査信号線の選択期間を� ��くして、画素への充電時間を長く確保する� ��とができる。また、各データ信号線には画� ��の列の中から間隔を空けて選択した半数の� ��素が接続されるので、画素間に配置された2 本のデータ信号線の一方に接続された画素と 、他方に接続された画素とは混在して配置さ れる。このため、データ信号線を分割して駆 動する場合とは異なり、画素間に配置された 2本のデータ信号線の間で駆動条件に差異が� �っても、この差異に起因する輝度差は表示� �面では目立たない。したがって、画素への� �電時間を長く確保しながら、データ信号線� �分割に伴う輝度差を防止することができる� �

 また、液晶表示装置10では、画素Pの各列� ��は、A型画素(画素の一方の側に配置された� �ータ信号線に接続された画素)とB型画素(画� �の他方の側に配置されたデータ信号線に接� �された画素)が交互に配置され、画素Pの各行 にもA型画素とB型画素が交互に配置されてい� ��。このようにA型画素とB型画素を市松模様� �に配置することにより、A型画素とB型画素を 混在して配置し、データ信号線の分割に伴う 輝度差を防止することができる。

 また、画素Pの各列にA型画素とB型画素が� ��互に配置されているので、ドット反転駆動� ��ライン反転駆動のように、画素に書き込む� ��圧の極性を行ごとに切り替える駆動を行う� ��合に、データ信号線の電圧の極性はフレー� ��時間内で一定になる(図4および図5を参照)。 したがって、データ信号線の電圧変動を抑制 し、液晶表示装置の消費電力を削減すること ができる。

 また、液晶表示装置10は、データ信号線SA 1~SAnを駆動するデータ信号線駆動回路14と、� �ータ信号線SB1~SBnを駆動するデータ信号線駆� ��回路15とを備え、これら2つの回路は液晶パ� ��ル11の対向する2辺のそれぞれに沿って配置� ��れる。このようにデータ信号線駆動回路を2 つの部分に分け、一方を画素の配置領域の一 辺に沿って配置し、他方を画素の配置領域の 対向する辺に沿って配置することにより、多 数のデータ信号線を駆動するデータ信号線駆 動回路を容易に実装することができる。

 (第2の実施形態)
 図6は、本発明の第2の実施形態に係る液晶� �示装置の構成を示すブロック図である。図6� ��示す液晶表示装置20は、第1の実施形態に係� ��液晶表示装置10において、液晶パネル11と表 示制御回路12を液晶パネル21と表示制御回路22 に置換したものである。以下に示す実施形態 の構成要素のうち、先に述べた実施形態と同 一のものについては、同一の参照符号を付し て説明を省略する。

 液晶パネル21は、第1の実施形態に係る液� ��パネル11と同様に、(m×n)個の画素P、m本の走 査信号線G1~Gm、2n本のデータ信号線SA1~SAn、SB1~ SBnを含んでいる。液晶パネル21内の画素Pは、 A型画素PaとB型画素Pbに分類される。液晶パネ ル21では、液晶パネル11とは異なり、奇数行� �にはA型画素Paのみが配置され、偶数行目に� �B型画素Pbのみが配置される。このように液� �パネル21では、A型画素Paを配置した行とB型� �素Pbを配置した行とが、列方向に交互に配置 されている。

 表示制御回路22は、第1の実施形態に係る� ��示制御回路12と同様に、タイミング制御信� �C1、C2、および、映像信号VSを出力する。表� �制御回路22は、液晶パネル21における画素と� ��ータ信号線の接続形態に合わせて映像信号V Sを出力する。データ信号線駆動回路14、15は� ��例えば第1ライン時間では、データ信号線SA1 、SB1、SA2、SB2に対して、それぞれ、画素P(1,1) 、P(2,1)、P(1,2)、P(2,2)に書き込むべきデータ電 圧を印加する。これに対応して、表示制御回 路22は、第1ライン時間が始まる前に、画素P(1 ,1)、P(1,2)などの画素値を含む映像信号VSをデ� ��タ信号線駆動回路14に対して出力すると共� �、画素P(2,1)、P(2,2)などの画素値を含む映像� �号VSをデータ信号線駆動回路15に対して出力� ��る。

 以上に示すように、本実施形態に係る液� ��表示装置20では、A型画素(画素の一方の側に 配置されたデータ信号線に接続された画素)� �配置した行とB型画素(画素の他方の側に配置 されたデータ信号線に接続された画素)を配� �した行とが、列方向に交互に配置されてい� �。このようにA型画素とB型画素を行ごとに切 り替えて配置することにより、A型画素とB型� ��素を混在して配置することができる。した� ��って、第1の実施形態と同様に、画素への充 電時間を長く確保しながら、データ信号線の 分割に伴う輝度差を防止することができる。 また、ドット反転駆動やライン反転駆動を行 う場合に、データ信号線の電圧変動を抑制し 、液晶表示装置の消費電力を削減することが できる。

 (第3の実施形態)
 図7は、本発明の第3の実施形態に係る液晶� �示装置の構成を示すブロック図である。図7� ��示す液晶表示装置30は、第1の実施形態に係� ��液晶表示装置10において、液晶パネル11を液 晶パネル31に置換したものである。

 液晶パネル31は、第1の実施形態に係る液� ��パネル11と同様に、(m×n)個の画素P、m本の走 査信号線G1~Gm、2n本のデータ信号線SA1~SAn、SB1~ SBnを含んでいる。図8は、液晶パネル31のレイ アウト図である。図8に示すように、走査信� �線Giは、i行目に配置された画素の上側に配� �される。データ信号線SAjはj列目に配置され� ��画素の左側に配置され、データ信号線SBjは� ��ータ信号線SAjの左側に配置される。言い換� ��ると、データ信号線SAjはj列目に配置された 画素の左側に隣接して配置され、データ信号 線SBjはj列目に配置された画素の左側に離間� �て配置される。これにより、行方向に隣接� �る2個の画素の間には、データ信号線が2本ず つ配置される。例えば、図8で左上の画素と� �の右隣の画素の間には、2本のデータ信号線S Aj+1、SBj+1が配置されている。

 液晶パネル31内の画素Pは、左側に隣接し� ��配置されたデータ信号線SAjに接続されるA型 画素Paと、左側に離間して配置されたデータ� ��号線SBjに接続される画素Pc(以下、C型画素と いう)とに分類される。A型画素PaとC型画素Pc� �、いずれもTFT1と画素電極2を含み、レイアウ ト形態も同じである(図8を参照)。A型画素Paに 含まれるTFT1のソース端子は、データ信号線SA jに接続される。C型画素Pcに含まれるTFT1のソ� ��ス端子は、データ信号線SAjと電気的に短絡� ��ずに交差する配線を用いて、データ信号線S Bjに接続される。

 以上に示すように、本実施形態に係る液� ��表示装置30では、画素Pの各列には、A型画素 (画素の一方の側に近接して配置されたデー� �信号線に接続された画素)とC型画素(画素の� �じ側に離間して配置されたデータ信号線に� �続された画素)が交互に配置され、画素Pの各 行にもA型画素とC型画素が交互に配置されて� ��る。このようにA型画素とC型画素を市松模� �状に配置することにより、A型画素とC型画素 を混在して配置することができる。したがっ て、第1の実施形態と同様に、画素への充電� �間を長く確保しながら、データ信号線の分� �に伴う輝度差を防止することができる。ま� �、ドット反転駆動やライン反転駆動を行う� �合に、データ信号線の電圧変動を抑制し、� �晶表示装置の消費電力を削減することがで� �る。

 (第4の実施形態)
 図9は、本発明の第4の実施形態に係る液晶� �示装置の構成を示すブロック図である。図9� ��示す液晶表示装置40は、第3の実施形態に係� ��液晶表示装置30において、液晶パネル31と表 示制御回路12を液晶パネル41と表示制御回路22 に置換したものである。

 液晶パネル41は、第3の実施形態に係る液� ��パネル31と同様に、(m×n)個の画素P、m本の走 査信号線G1~Gm、2n本のデータ信号線SA1~SAn、SB1~ SBnを含んでいる。液晶パネル41内の画素Pは、 A型画素PaとC型画素Pcに分類される。液晶パネ ル41では、液晶パネル31とは異なり、奇数行� �にはA型画素Paのみが配置され、偶数行目に� �C型画素Pcのみが配置される。このように液� �パネル41では、A型画素Paを配置した行とC型� �素Pcを配置した行とが、列方向に交互に配置 されている。

 以上に示すように、本実施形態に係る液� ��表示装置40では、A型画素(画素の一方の側に 近接して配置されたデータ信号線に接続され た画素)を配置した行とC型画素(画素の同じ側 に離間して配置されたデータ信号線に接続さ れた画素)を配置した行とが、列方向に交互� �配置されている。このようにA型画素とC型画 素を行ごとに切り替えて配置することにより 、A型画素とC型画素を混在して配置すること� ��できる。したがって、第3の実施形態と同様 に、画素への充電時間を長く確保しながら、 データ信号線の分割に伴う輝度差を防止する ことができる。また、ドット反転駆動やライ ン反転駆動を行う場合に、データ信号線の電 圧変動を抑制し、液晶表示装置の消費電力を 削減することができる。

 (第5の実施形態)
 図10は、本発明の第5の実施形態に係る液晶� ��示装置の構成を示すブロック図である。図1 0に示す液晶表示装置50は、液晶パネル51、表� ��制御回路52、走査信号線駆動回路13、および 、データ信号線駆動回路54を備えている。液� ��表示装置50は、第1の実施形態に係る液晶表� ��装置10に対して、データ信号線駆動回路の� �装形態を変更したものである。

 液晶パネル51は、第1の実施形態に係る液� ��パネル11と同様に、(m×n)個の画素P、m本の走 査信号線G1~Gm、2n本のデータ信号線SA1~SAn、SB1~ SBnを含んでいる。液晶パネル51における画素� ��配置、および、画素とデータ信号線の接続� ��態は、液晶パネル11と同じである。液晶パ� �ル51では、液晶パネル11とは異なり、データ� ��号線SA1~SAnへの接続端子とデータ信号線SB1~SB nへの接続端子は、液晶パネル51の同じ辺(図10 では上側の辺)に設けられている。

 データ信号線駆動回路54は、液晶パネル51 の一辺(図10では上側の辺)に沿って配置され� �。データ信号線駆動回路54は、タイミング制 御信号C2と映像信号VSに基づき、1ライン時間� ��にデータ信号線SA1~SAn、SB1~SBnに対してデー� �電圧(2n個のデータ電圧)を印加する。

 表示制御回路52は、第1の実施形態に係る� ��示制御回路12と同様に、タイミング制御信� �C1、C2、および、映像信号VSを出力する。表� �制御回路52は、データ信号線駆動回路54の実� ��形態に合わせて映像信号VSを出力する。デ� �タ信号線駆動回路54は、例えば第1ライン時� �では、データ信号線SA1、SB1、SA2、SB2に対し� �、それぞれ、画素P(1,1)、P(2,1)、P(1,2)、P(2,2)� �書き込むべきデータ電圧を印加する。これ� �対応して、表示制御回路52は、第1ライン時� �が始まる前に、画素P(1,1)、P(1,2)、P(2,1)、P(2,2 )の画素値などを含む映像信号VSをデータ信号 線駆動回路54に対して出力する。

 以上に示すように、本実施形態に係る液� ��表示装置50は、液晶パネル51の一辺に沿って 配置されたデータ信号線駆動回路54を備えて� ��る。このようなデータ信号線駆動回路を用� ��ても、第1の実施形態と同様に、画素への充 電時間を長く確保しながら、データ信号線の 分割に伴う輝度差を防止することができる。 また、第2~第4の実施形態に係る液晶表示装置 について同様の変更を施すことにより、同様 の効果を奏する液晶表示装置を構成すること ができる。

 なお、上記各実施形態に係る液晶表示装� ��では、画素Pの各列に2種類の画素を交互に� �置することとしたが、2種類の画素をs個(sは2 以上の整数)ずつ交互に配置してもよい。あ� �いは、液晶パネルの大部分では画素の各列� �2種類の画素をt個(tは1以上の整数)ずつ交互� �配置し、それ以外の部分では任意の種類の� �素を配置してもよい。これらの変形例に係� �液晶表示装置でも、データ信号線のそれぞ� �には、同じ列に配置された画素の中から所� �の規則に従い間隔を空けて選択された略半� �の画素が接続される。したがって、第1~第5� �実施形態と同様に、画素への充電時間を長� �確保しながら、データ信号線の分割に伴う� �度差を防止することができる。

 また、上記各実施形態に係る液晶表示装� ��では、駆動回路を液晶パネルの外部に設け� ��こととしたが、駆動回路の全部または一部� ��液晶パネルと一体に形成してもよい。また� ��以上に述べた方法を用いて、液晶表示装置� ��外の表示装置を構成することもできる。