Titel

Feldeffekttransistoranordnunq sowie Verfahren zum Einstellen eines Drain-Stroms eines Feldeffekttransistors

Die vorliegende Erfindung betrifft eine Feldeffekttransistoranordnung sowie ein Verfahren zum Einstellen eines Drain-Stroms eines Feldeffekttransistors.

Stand der Technik

Durch parasitäre Effekte steigt der Drain-Strom I _D bei Feldeffekttransistoren im Sättigungsbereich, auch als Pinch-off-Bereich bezeichnet, mit zunehmender Drain-Source-Spannung VDS an. Dieses unerwünschte Verhalten nimmt bei CMOS-Prozessen mit fortschreitender Transistor-Skalierung zu, wodurch die Ausgangskennlinienfelder von beispielsweise modernen CMOS- Feldeffekttransistoren einen beträchtlichen Anstieg aufweisen, siehe dazu auch die Figur 1 des Standes der Technik.

Der beschriebene Effekt führt nachteilig zu einer Reduktion des Kleinsignal- Drain-Source-Widerstands T _DS und somit auch zu einer Reduktion der

intrinsischen Verstärkung A, des Feldeffekttransistors. Die intrinsische

Verstärkung des Feldeffekttransistors beschreibt die maximale

Spannungsverstärkung, die ein Feldeffekttransistor in einem bestimmten

Arbeitspunkt erreichen kann. Diese berechnet sich für einen Feldeffekttransistor in Source-Schaltung mit hochohmiger Last aus dem Produkt der sogenannten Kleinsignal-Steilheit g _m und dem Kleinsignal-Drain-Source-Widerstand T _DS . Hohe Werte dieser Größe sind wichtig für Anwendungen, welche große Verstärkung oder hohe Genauigkeit benötigen.

Durch komplexe Schaltungstopologien mit mehreren Feldeffekttransistoren können Verstärkerschaltungen mit hoher Spannungsverstärkung auch mit Feldeffekttransistoren mit geringer intrinsischer Verstärkung entworfen werden. Dies setzt jedoch die Stapelung mehrerer Feldeffekttransistoren voraus, was in skalierten CMOS-Technologien durch die geringe Versorgungsspannung schwierig bis unmöglich ist. Die Kombination aus beiden Effekten, der starken l _D (V _D s)-Abhängigkeit und der geringen Versorgungsspannung sorgen dafür, dass eine hohe Spannungsverstärkung in skalierten CMOS-Prozessen nicht oder nur mit erheblichem Aufwand zu erreichen ist.

Offenbarung der Erfindung

Erfindungsgemäß wird eine Feldeffekttransistoranordnung zur Verfügung gestellt, welche einen Feldeffekttransistor mit einem mit einer Backgate-Spannung einstellbaren Backgate-Anschluss umfasst, wobei ferner an dem

Feldeffekttransistor eine Gate-Source-Spannung und eine Drain-Source- Spannung anliegt sowie ein Drain-Strom durch den Feldeffekttransistor fließt. Ferner umfasst die Feldeffekttransistoranordnung eine mit dem Backgate- Anschluss verbundene Regeleinheit, welche dazu eingerichtet ist, den durch den Feldeffekttransistor fließenden Drain-Strom mittels einer Regelung der Backgate- Spannung an dem Backgate-Anschluss auf einen Sollstrom einzustellen, wobei die Regelung der Backgate-Spannung in Abhängigkeit von mindestens der Gate- Source-Spannung erfolgt.

Die Erfindung hat den Vorteil, dass mittels der Regelung der Backgate-Spannung unerwünschte parasitäre Effekte kompensiert werden können. Dadurch können beispielsweise Ausgangskennlinien mit weitestgehend konstantem Drain-Strom in einem Sättigungsbereich des Feldeffekttransistors erzeugt werden, siehe dazu exemplarisch die Figur 4, wodurch der Kleinsignal-Drain-Source-Widerstand vergrößert und somit die intrinsische Verstärkung des Feldeffekttransistors verbessert wird. Durch die Erfindung wird ein Regelsystem beziehungsweise ein Regelkreis realisiert, in welchem mindestens die Gate-Source-Spannung als Eingangsgrößen fungieren, um die als Stellgröße fungierende Backgate- Spannung zu regeln und damit den Drain-Strom auf einen Sollstrom einzustellen. Besonders geeignet ist die Erfindung für Feldeffekttransistoren mit einem starken Durchgriff der Backgate-Spannung auf den Drain-Strom, was beispielsweise bei SOI-oder FDSOI-CMOS-Technologien der Fall ist. Aber auch andere

Feldeffekttransistoren, in denen der Drain-Strom sensitiv mittels einer Veränderung der Backgate-Spannung geändert werden kann, können bevorzugt im Sinne der Erfindung verwendet werden. Ein Feldeffekttransistor kann beispielsweise ein IGFET wie beispielsweise ein MOSFET oder ein JFET sein, wobei die Erfindung nicht auf einen bestimmten Feldeffekttransistor beschränkt ist. Beispielsweise kommen sowohl selbstleitende als auch selbstsperrende Feldeffekttransistoren in Betracht. Die Feldeffekttransistoranordnung kann ferner in elektrischen Schaltungen an Stelle eines Feldeffekttransistors des Standes der Technik verschaltet beziehungsweise integriert sein.

Bevorzugt ist die Regeleinheit dazu eingerichtet, auch in Abhängigkeit von der Drain-Source-Spannung am Feldeffekttransistor die Backgate-Spannung zu regeln. Dadurch kann beispielsweise sichergestellt werden, in welchem

Betriebsbereich sich der Feldeffekttransistor befindet, beispielsweise im

Linearbereich oder im Sättigungsbereich. Die Regeleinheit kann somit eine für den jeweiligen Bereich geeignete Regelung der Backgate-Spannung erzeugen.

Bevorzugt kann der Sollstrom in einem Sättigungsbereich des

Feldeffekttransistors unabhängig von der Drain-Source-Spannung sein. Mit anderen Worten ausgedrückt, wird die Backgate-Spannung von der Regeleinheit derart geregelt, dass der Drain-Strom als Funktion der Drain-Source-Spannung konstant ist. Dadurch wird die intrinsische Verstärkung der

Feldeffekttransistoranordnung maximiert.

Die Regeleinheit kann in einer besonderen Ausführungsform dazu eingerichtet sein, aus einem bekannten elektrischen Verhalten des Feldeffekttransistors die Backgate-Spannung des Feldeffekttransistors zu regeln. Der Vorteil dieser Ausführung ist es, dass der Drain-Strom des Feldeffekttransistors nicht explizit ermittelt werden muss. Außerdem kann die Regeleinheit zusätzliche

Kalibrierungsaufgaben übernehmen, um zum Beispiel Prozessschwankungen auszugleichen. Das bekannte elektrische Verhalten des Feldeffekttransistors kann der Regeleinheit beispielsweise in Form von in einem Speicher

abgespeicherten Datensätzen bereitgestellt werden. Daraus kann dann mittels der Daten sowie der Drain-Source-Spannung und Gate-Source-Spannung eine entsprechende Korrekturgröße für die Backgate-Spannung ermittelt werden. Alternativ kann die Regeleinheit dazu eingerichtet sein, in Abhängigkeit von dem durch den Feldeffekttransistor fließenden Drain-Strom die Backgate-Spannung zu regeln. Somit liegen alle elektrischen Informationen, das heißt Drain-Strom, Gate-Source-Spannung und Drain-Source-Spannung, zur Realisierung eines Regelkreises mit einem Referenzelement vor.

Gemäß einer bevorzugten Ausführungsform umfasst die

Feldeffekttransistoranordnung einen Referenzfeldeffekttransistor, an welchem eine gleiche Gate-Source-Spannung wie die Gate-Source-Spannung am

Feldeffekttransistor angelegt ist, und wobei ferner am

Referenzfeldeffekttransistor eine konstante Drain-Source-Spannung und eine konstante Backgate-Spannung angelegt sind. Dadurch besitzt der durch den Referenzfeldeffekttransistor fließende Drain-Strom vorteilhaft keine Abhängigkeit von der Drain-Source-Spannung.

Die Regeleinheit kann dazu eingerichtet sein, die Backgate-Spannung am Feldeffekttransistor derart zu regeln, dass der Drain-Strom durch den

Referenzfeldeffekttransistor identisch ist mit dem Drain-Strom durch den

Feldeffekttransistor. Der Drain-Strom durch den Referenzfeldeffekttransistor dient somit als Sollgröße für den Drain-Strom durch den Feldeffekttransistor. Somit wird mittels des Referenzfeldeffekttransistors ein unabhängiger Drain-Strom durch den Feldeffekttransistor eingestellt, welcher unabhängig von der Drain- Source-Spannung ist.

Ferner wird eine elektrische Schaltung, insbesondere eine Verstärkerschaltung, umfassend eine oder mehrere Feldeffekttransistoranordnungen nach einem der vorherigen Ansprüche vorgeschlagen. Elektrische Schaltungen, insbesondere Verstärkerschaltungen, können eine verbesserte Performance aufweisen durch die Elimination beziehungsweise Kompensation von parasitären Effekten des Feldeffekttransistors.

Das erfindungsgemäße Verfahren zum Einstellen eines Drain-Stroms eines Feldeffekttransistors umfasst dabei grundsätzlich die folgenden Schritte: In einem ersten Schritt erfolgt das Bereitstellen eines Feldeffekttransistors mit einem mit einer Backgate-Spannung einstellbaren Backgate-Anschluss, wobei ferner an dem Feldeffekttransistor eine Gate-Source-Spannung und eine Drain-Source- Spannung anliegt. In einem weiteren Schritt erfolgt das Einstellen des Drain- Stroms auf einen Sollstrom mittels einer Regelung der Backgate-Spannung am Backgate-Anschluss durch eine mit dem Backgate-Anschluss verbundene Regeleinheit, wobei die Regelung der Backgate-Spannung in Abhängigkeit von mindestens der Gate-Source-Spannung und der Drain-Source-Spannung erfolgt.

Die Vorteile des Verfahrens entsprechen den Vorteilen der obig beschriebenen Feldeffekttransistoranordnung.

Das Regeln der Backgate-Spannung kann ferner auch in Abhängigkeit von der Drain-Source-Spannung erfolgen.

Bevorzugt kann der Sollstrom in einem Sättigungsbereich des

Feldeffekttransistors unabhängig von der Drain-Source-Spannung sein.

In einer besonderen Ausführungsform kann das Regeln der Backgate-Spannung mittels der Regeleinheit aus einem bekannten elektrischen Verhalten des Feldeffekttransistors erfolgen.

Ferner kann das Verfahren das Regeln der Backgate-Spannung in Abhängigkeit von dem durch den Feldeffekttransistor fließenden Drain-Strom umfassen.

Bevorzugt kann das Verfahren das Bereitstellen eines

Referenzfeldeffekttransistors umfassen, an welchem eine gleiche Gate-Source- Spannung wie die Gate-Source-Spannung am Feldeffekttransistor angelegt ist, und wobei am Referenzfeldeffekttransistor eine konstante Drain-Source- Spannung und eine konstante Backgate-Spannung angelegt sind.

In einer weiteren bevorzugten Ausführung kann das Regeln der Backgate- Spannung durch die Regeleinheit derart erfolgen, dass der Drain-Strom durch den Referenzfeldeffekttransistor identisch ist mit dem Drain-Strom durch den Feldeffekttransistor.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben. Zeichnungen

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Figur 1 ein Ausgangskennlinienfeld eines Feldeffekttransistors des Standes der Technik,

Figur 2 eine erfindungsgemäße Feldeffekttransistoranordnung nach einer ersten Ausführungsform,

Figur 3 eine erfindungsgemäße Feldeffekttransistoranordnung nach einer zweiten Ausführungsform, und

Figur 4 ein beispielhaftes Ausgangskennlinienfeld einer erfindungsgemäßen Feldeffekttransistoranordnung.

Ausführungsformen der Erfindung

In der Figur 1 ist ein Ausgangskennlinienfeld eines Feldeffekttransistors des Standes der Technik gezeigt, bei dem ein durch einen Feldeffekttransistor fließender Drain-Strom ID als Funktion der Drain-Source-Spannung VDS für eine Vielzahl von verschiedenen Gate-Source-Spannungen VGS aufgetragen ist. An dem Feldeffekttransistor gemäß des Standes der Technik ist dabei eine einstellbare, aber konstante Backgate-Spannung an dessen Backgate-Anschluss eingestellt, was hier nicht explizit gezeigt ist. Der funktionale Verlauf des Drain- Stroms ID ZU jeder zugehörigen Gate-Source-Spannung VGS zeigt als Funktion der Drain-Source-Spannung VDS einen Linearbereich 40 für genügend kleine Drain-Source-Spannungen VDS und einen Sättigungsbereich 50 für genügend große Drain-Source-Spannungen VDS, wobei die Bereiche zur Anschauung durch eine Trennlinie voneinander getrennt sind. Der in der Figur 1 dargestellte Verlauf des Drain-Stroms ID als Funktion der Drain-Source-Spannung VDS zeigt, dass im Sättigungsbereich 50, auch Pinch-off-Bereich genannt, der Drain-Strom weiterhin als Funktion der Drain-Source-Spannung ansteigt, was unerwünscht und auf parasitäre Effekte zurückzuführen ist. Der Effekt führt nachteilig zu einem geringeren Kleinsignal-Drain-Source-Widerstand und somit zu einer geringeren intrinsischen Verstärkung.

In der Figur 2 wird eine Feldeffekttransistoranordnung 1 nach einer ersten Ausführungsform der Erfindung beschrieben. Die Feldeffekttransistoranordnung 1 ist dabei beispielhaft in einer elektrischen Schaltung, in diesem konkreten Fall in einer Verstärkerschaltung 100, integriert.

Die Feldeffekttransistoranordnung 1 umfasst dabei einen Feldeffekttransistor T mit einem mit einer Backgate-Spannung VBG einstellbaren Backgate-Anschluss BG. Ferner liegt an dem Feldeffekttransistor ! eine Gate-Source-Spannung VGS und eine Drain-Source-Spannung VDS an und es fließt ferner ein Drain-Strom ID durch den Feldeffekttransistor T. Rein beispielhaft ist in der vorliegenden Ausführung ein Source-Anschluss S des Feldeffekttransistors T geerdet, sodass die an einem Gate-Anschluss G des Feldeffekttransistors T anliegende

Spannung der Gate-Source-Spannung VGS entspricht. Die Erfindung ist dabei jedoch nicht auf eine Erdung des Source-Anschlusses S beschränkt.

Ferner umfasst die Feldeffekttransistoranordnung 1 eine Regeleinheit 10, welche mit dem Backgate-Anschluss BG des Feldeffekttransistors T verbunden ist. Die Regeleinheit 10 ist dabei dazu eingerichtet, den durch den Feldeffekttransistor ! fließenden Drain-Strom ID mittels einer Regelung der Backgate-Spannung VBG an dem Backgate-Anschluss BG auf einen Sollstrom einzustellen. Die Regelung der Backgate-Spannung VBG erfolgt in Abhängigkeit von mindestens der Gate- Source-Spannung VGS.

Die Feldeffekttransistoranordnung 1 hat den Vorteil, dass mittels der Regelung der Backgate-Spannung VBG unerwünschte parasitäre Effekte ausgeglichen werden können. Beispielsweise kann der Sollstrom derart gewählt sein, dass der Kleinsignal-Drain-Source-Widerstand entsprechend vergrößert und somit die intrinsische Verstärkung des Feldeffekttransistors ! verbessert wird.

Durch die Erfindung wird ein rückgekoppeltes Regelsystem beziehungsweise ein Regelkreis beschrieben, in welchem mindestens die Gate-Source-Spannung VGS als Eingangsgröße fungiert, um die Backgate-Spannung VBG, welche als Stellgröße agiert, zu regeln und damit den Drain-Strom auf einen Sollstrom einzustellen.

Die Regeleinheit 10 kann zusätzlich auch in Abhängigkeit von der Drain-Source- Spannung VDS am Feldeffekttransistor ! die Backgate-Spannung VBG regeln. Mittels der Drain-Source-Spannung VDS bei gegebener Gate-Source-Spannung VGS kann beispielsweise bestimmt werden, in welchem Betriebsbereich sich der Feldeffekttransistor T befindet, also beispielsweise, ob sich der

Feldeffekttransistor T im Sättigungsbereich 50 oder im Linearbereich 40 befindet.

Die Regeleinheit 10 kann dabei beispielsweise dazu eingerichtet sein, die an dem Feldeffekttransistor T anliegende Drain-Source-Spannung VDS und die Gate- Source-Spannung VGS direkt zu detektieren beziehungsweise zu erfassen.

Alternativ kann diese auch durch eine entsprechende Messeinheit, welche nicht explizit gezeigt ist, erfasst und an die Regeleinheit 10 übergeben werden.

Insbesondere kann der Sollstrom im Sättigungsbereich 50 des

Feldeffekttransistors T unabhängig von der Drain-Source-Spannung VDS sein. Somit wird die Backgate-Spannung VBG in Anhängigkeit der Eingangsgröße derart geregelt, dass der Drain-Strom I _D entsprechend mit diesem konstanten Sollstrom übereinstimmt. Dadurch kann die intrinsische Verstärkung maximiert werden.

In dieser konkreten Ausführungsform erfolgt die Regelung der Backgate- Spannung VBG nur in Abhängigkeit von der Gate-Source-Spannung VGS und der Backgate-Spannung VBG, wobei die Erfindung nicht darauf beschränkt ist.

In dieser beispielhaften Ausführungsform ist die Regeleinheit 10 ferner dazu eingerichtet, aus einem bekannten elektrischen Verhalten des

Feldeffekttransistors T die Backgate-Spannung VBG des Feldeffekttransistors T zu regeln. Dazu können beispielsweise Datensätze von dem Feldeffekttransistor T, welche das elektrische Verhalten des Feldeffekttransistors T beschreiben, in einem Speicher 15 abgelegt werden. Auf diesen Speicher 15 kann dann die Regeleinheit 10 zugreifen. Zum Beispiel kann die Regeleinheit 10 einen internen Speicher 15 umfassen, in welchem entsprechende Daten über das elektrische Verhalten des Feldeffekttransistors T abgespeichert sind. Beispielsweise können die Daten die Ausgangskennlinien in Form einer l _D (V _D s)-Abhängigkeit für verschiedene Werte von Gate-Source-Spannungen VGS ähnlich zu Figur 1 aufweisen.

Die Regeleinheit 10 kann dann durch das Erfassen der Gate-Source-Spannung VGS und optional der Drain-Source-Spannung VDS durch Vergleich mit dem bekannten Verhalten eine geeignete Korrekturgröße für die Backgate-Spannung VBG bestimmen. Dadurch kann dann entsprechend ein gewünschter Sollstrom, welcher beispielsweise im Sättigungsbereich 50 konstant ist, durch den

Feldeffekttransistor 1 mittels der Backgate-Spannung VBG eingestellt werden. In dieser Ausführungsführungsform muss vorteilhaft nicht explizit der Drain-Strom I _D als Eingangsgröße ermittelt werden. Gegenüber der in Figur 3 beschriebenen Ausführung sind jedoch ein erhöhter Entwurfsaufwand und eine komplizierte Regelungstechnik für die Regeleinheit 10 erforderlich.

Ein beispielhaftes Ausgangskennlinienfeld einer solchen

Feldeffekttransistoranordnung 1 kann beispielsweise der Figur 4 entnommen werden.

Eine solche Feldeffekttransistoranordnung 1 kann, wie beispielhaft in der vorliegenden Figur 2 gezeigt, in einer elektrischen Schaltung integriert sein. In dem vorliegenden Beispiel ist die elektrische Schaltung als eine

Verstärkerschaltung 100 ausgebildet. Diese Verstärkerschaltung 100 ist in Form einer typischen Source-Schaltung aufgebaut, wobei die Erfindung nicht auf eine bestimmte Schaltung beschränkt ist. Die Verstärkerschaltung 100 in dieser Ausführung umfasst eine Betriebsspannung VDD, welche über einen

Lastwiderstand R1 mit dem Drain-Anschluss D des Feldeffekttransistors T verbunden ist. Ein Teil der Betriebsspannung VDD fällt somit stets an dem

Lastwiderstand R1 ab. Der Lastwiderstand R1 begrenzt hierbei ferner den Drain- Strom ID. Die Eingangsspannung dieser Verstärkerschaltung 100 wird in dieser Ausführung an dem Gate-Anschluss G des Feldeffekttransistors T angelegt. Am Drain-Anschluss D kann dann eine verstärkte Ausgangsspannung V _out der Verstärkerschaltung 100 abgegriffen werden. Die Feldeffekttransistoranordnung 1 kann somit an Stelle von einem gewöhnlichen Feldeffekttransistor des Standes der Technik verwendet werden, wobei die elektrische Schaltung, hier die Verstärkerschaltung, gegenüber einer Schaltung des Standes der Technik kein beziehungsweise ein gemindertes parasitäres Verhalten aufweist.

In der Figur 3 ist eine Feldeffekttransistoranordnung 1 nach einer zweiten Ausführungsform der Erfindung gezeigt. Im Folgenden werden dabei die

Unterschiede zu der in Figur 2 beschriebenen Ausführungsform näher beschrieben. Für die Gemeinsamkeiten wird auf den Beschreibungsinhalt zu Figur 2 verwiesen.

Wie in der Ausführungsform in Figur 2 umfasst die Feldeffekttransistoranordnung 1 eine Regeleinheit 10, welche mit dem Backgate-Anschluss BG des

Feldeffekttransistors T verbunden ist. Die Regeleinheit 10 ist dazu eingerichtet, den durch den Feldeffekttransistor T fließenden Drain-Strom I _D mittels einer Regelung der Backgate-Spannung VBG an dem Backgate-Anschluss BG auf einen Sollstrom einzustellen. Die Regelung der Backgate-Spannung VBG erfolgt in dieser Ausführungsform in Abhängigkeit von der Gate-Source-Spannung VGS und zusätzlich in Abhängigkeit von dem Drain-Strom I _D durch den

Feldeffekttransistor T. Optional kann in dieser Ausführungsform die Regelung auch in Abhängigkeit von der Drain-Source-Spannung VDS erfolgen. Der Drain- Strom I _D kann beispielsweise von der Regeleinheit 10 erfasst werden oder aber auch von einer anderen Messeinheit gemessen und an die Regeleinheit 10 übergeben werden. Dadurch stehen der Regeleinheit 10 alle elektrischen Informationen, nämlich der Gate-Source-Spannung VGS und der Drain-Source- Spannung VDS und der Drain-Strom ID, zur Realisierung eines Regelkreises mit einem Referenzelement zur Verfügung.

Als Referenzelement wird in dieser bevorzugten Ausführungsform ein

Referenzfeldeffekttransistor T 1 verwendet. Dabei liegt in dieser Ausführungsform an dem Referenzfeldeffekttransistor T1 eine Gate-Source-Spannung VGSI an, welche mit der Gate-Source-Spannung VGS des Feldeffekttransistors T identisch ist.

Realisiert ist diese Übereinstimmung in der vorliegenden beispielhaften

Ausführungsform durch einen Source-Anschluss S1 des

Referenzfeldeffekttransistors T1 , welcher wie der Source-Anschluss S geerdet ist und ferner durch eine elektrische Verbindung von dem Gate-Anschluss G des Feldeffekttransistors T zu einem Gate-Anschluss G1 des

Referenzfeldeffekttransistors T 1 auf einem Potential liegt. Durch die Kopplung der Gates G, G1 sind somit deren elektrische Potentiale stets identisch. Da auch die Source-Anschlüssen S, S1 auf gleichem Potential liegen, da beide geerdet sind, liegt an dem Referenzfeldeffekttransistor T 1 stets die gleiche Gate-Source- Spannung VGS = VGSI wie am Feldeffekttransistor T an.

Am Referenzfeldeffekttransistor T 1 ist in dieser Ausführungsform ferner eine konstante Drain-Source-Spannung VDSI und eine konstante Backgate-Spannung V _BGI angelegt. Dadurch fließt durch den Referenzfeldeffekttransistor T1 ein lediglich von der Gate-Source-Spannung VGS abhängiger Drain-Strom IDI zum Source-Anschluss S1 hin. Dieser Drain-Strom I _DI ist somit unabhängig von der Drain-Source-Spannung VDS.

Die Regeleinheit 10 kann dann die Backgate-Spannung VBG am

Feldeffekttransistor T derart regeln, dass der Drain-Strom I _D durch den

Referenzfeldeffekttransistor T1 identisch ist mit dem Drain-Strom I _DI durch den Feldeffekttransistor T. Dadurch wird ferner der Drain-Strom I _D ebenfalls unabhängig von Drain-Source-Spannung VDS. Der Drain-Strom IDI entspricht somit dem Sollstrom des Regelkreises.

Durch diese Realisierung können somit die Ausgangskennlinien in dem

Sättigungsbereich 50 des Feldeffekttransistors 1 konstant gehalten werden, siehe dazu auch beispielhaft Figur 4.

Die Feldeffekttransistoranordnung 1 kann analog zu Figur 1 in einer elektrischen Schaltung, wie zum Beispiel einer Verstärkerschaltung 100, integriert sein, siehe dazu die Ausführung in der Beschreibung zu Figur 2.

In der Figur 4 ist ein beispielhaftes Ausgangskennlinienfeld einer

erfindungsgemäßen Feldeffekttransistoranordnung 1 gezeigt. Dabei ist ein Drain- Strom ID als Funktion der Drain-Source-Spannung VDS für eine Vielzahl verschiedener Gate-Source-Spannungen VGS aufgetragen.

Der funktionale Verlauf des Drain-Stroms ID ZU jeder Gate-Source-Spannung VGS zeigt wie in der Figur 1 des Standes der Technik einen Linearbereich 40 für genügend kleine Drain-Source-Spannungen VDS und einen Sättigungsbereich 50 für genügend große Drain-Source-Spannungen VDS, wobei die jeweiligen Bereiche zur Veranschaulichung durch eine Trennlinie getrennt sind. Im Gegensatz zu den in Figur 1 dargestellten Ausgangskennlinien weisen die

Ausgangskennlinien im Bereich des Sättigungsbereichs 50 einen nahezu konstanten Verlauf als Funktion der Drain-Source-Spannung VDS

beziehungsweise einen zumindest deutlich reduzierten Anstieg auf. In anderen Worten ist der Drain-Strom ID unabhängig von der Drain-Source-Spannung VDS. Vorteilhaft ergibt sich dadurch ein entsprechend vergrößerter Kleinsignal-Drain-

Source-Widerstand T _DS und somit auch eine verbesserte intrinsische Verstärkung Ai.

Obwohl die Erfindung im Detail durch bevorzugte Ausführungsbeispiele näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten

Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.