《第1の実施形態》
 第1の実施形態に係る積層帯域通過フィルタ について図2~図6を参照して説明する。
 図2は第1の実施形態に係る積層帯域通過フ� �ルタの分解斜視図、図3はその外観斜視図で� ��る。

 図2に示すように、この積層帯域通過フィ ルタは、それぞれ所定の電極パターンを形成 した複数の誘電体層101~105を積層してなる。

 誘電体層101には共通電極109、誘電体層102� ��はキャパシタ電極111,112、誘電体層103には入 出力端子引出電極203、誘電体層104には入出力 端子引出電極204、誘電体層105には線路電極116 ,117をそれぞれ形成している。また、複数の� �電体層に形成した各電極パターン同士を積� �方向に導通させるビア電極131~134を形成して� ��る。

 なお、入出力端子引出電極203,204は誘電体 層の一方端部とそれに対向する他方端部へ引 き出されている。

 ビア電極131は、その一端がキャパシタ電� ��111に導通していて、他端が線路電極116の一� ��と導通している。また、このビア電極131の� ��定位置が入出力端子引出電極203に導通して� ��る。

 ビア電極132は、その一端が線路電極116の他� ��と導通していて、他端が共通電極109に導通� ��ている。
 ビア電極133は、その一端が共通電極109と導� ��していて、他端が線路電極117の一端と導通� ��ている。

 ビア電極134は、その一端が線路電極117の� ��端と導通していて、他端がキャパシタ電極1 12と導通している。またこのビア電極134の所� ��位置が入出力端子引出電極204に導通してい� ��。

 また、共通電極109には2つのグランド端子 引出電極201,202を形成している。

 図2に示したように、ビア電極131とキャパ シタ電極111との接続点を始点とし、ビア電極 131,132及び線路電極116により第1のループが誘� ��体層の積層方向に構成されている。同様に� ��ビア電極134とキャパシタ電極112との接続点� ��始点とし、ビア電極133,134及び線路電極117に より第2のループが誘電体層の積層方向に構� �されている。

 このようにLC並列共振器のインダクタ電� �によるループの面をインダクタ電極の配列� �向に見たとき、すなわち線路電極の長手方� �に直交し且つ誘電体層の積層厚み方向に対� �て直交する方向に見たとき、ループの面同� �が少なくとも一部で重なっていて、第1・第2 のループが互いに磁界結合する。また、線路 電極116,117の線路長さは互いに異なっていて� �入力インピーダンスと出力インピーダンス� �変換するように作用する。

 前記各種電極パターンを形成した誘電体� ��101~105の積層体を構成するとともに、図3に� �すように、その4つの側面のうち対向する2つ の側面に(端面に)不平衡入出力端子23,24を設� �、残る2つの側面に接地端子21,22を設けるこ� �によって積層帯域通過フィルタ11を構成する 。

 前記誘電体層101~105の誘電体部分は、比誘電 率が6以上80以下の範囲内である。特に容量を 生じさせる誘電体層102の比誘電率は20以上で� ��る。各誘電体層は、例えば酸化チタン、酸� ��バリウム、アルミナ等の成分のうち、少な� ��とも1つ以上の成分と、ガラス成分とから形 成される低温焼結セラミックス(LTCC)を用いて 形成する。または液晶ポリマ(LCP)やポリイミ� ��などの樹脂を用いて形成する。
 各誘電体層を形成する材料は、以降に示す� ��の実施形態についても同様である。

 図4は、図2・図3に示した積層帯域通過フ� ��ルタの等価回路図である。図4においてイン ダクタL1は、図2に示したビア電極131,132及び� �路電極116で構成されるインダクタ電極によ� �生じるインダクタ成分を記号化したもので� �る。

 同様にインダクタL2は、ビア電極133,134及� ��線路電極117で構成されるインダクタ電極に� ��り生じるインダクタンス成分を記号化した� ��のである。

 また、キャパシタC1はキャパシタ電極111� �共通電極109との間に生じる容量を記号化し� �ものである。同様にキャパシタC2はキャパシ タ電極112と共通電極109との間に生じる容量を 記号化したものである。

 キャパシタC12はビア電極131,132と133,134と� �間、及び線路電極116と117との間に生じるス� �レー容量を記号化したものである。

 図4に示したインダクタL1及びキャパシタC 1によって第1のLC並列共振器を構成し、イン� �クタL2及びキャパシタC2によって第2のLC並列� ��振器を構成している。

 次に、前記インピーダンス変換の作用効果� ��び設計方法について図5及び図6を参照して� �明する。
 まず、図4に示したキャパシタC1,C2のキャパ� ��タンスを8pF、インダクタL1,L2のインダクタ� �スを0.5nH、この2つLC並列共振器の結合係数M1� ��0.1として、入力インピーダンスと出力イン� ��ーダンスをともに50ωとした場合の一方の不 平衡入出力端子(入力側端子)から見た挿入損� ��ILと反射損失RLの特性を図5に示す。但し、� �のように入力インピーダンスと出力インピ� �ダンスが等しい場合には、図2の例とは異な� ��、回路は入出力で対称形となる。

 図6の(A1)(A2)(A3)は、それぞれ前記キャパシ タC1,C2のキャパシタンス、インダクタL1,L2の� �ンダクタンス、及び2つのLC並列共振器間の� �合係数Mを一定にしたまま出力インピーダン� ��を変化させた場合の例である。また、図6(C1 )(C2)(C3)は、2つのLC並列共振器間の結合係数M� �(A1)(A2)(A3)とは異なった値にして出力インピ� �ダンスを変化させた場合の例である。さら� �、図6(B1)(B2)(B3)は出力側LC並列共振器のキャ� �シタC2のキャパシタンス及びインダクタL2の� ��ンダクタンスを(A1)(A2)(A3)とは異なった値に� ��て出力インピーダンスを変化させた場合の� ��である。なお、図6のすべての図において、 縦軸は損失[dB]を表している。

 (A1)(B1)(C1)は、入力インピーダンスZin=50ω� �出力インピーダンスZout=100ωである。また(A2) (B2)(C2)はZin=50ω、Zout=50-J50ω(1/ωC(リアクタンス )=50ω)、(A3)(B3)(C3)は、Zin=50ω、Zout=100-J50ω(1/ωC( リアクタンス)=50ω)の場合の挿入損失IL及び反 射損失RLの変化を表している。

 図5と図6(A1)~(A3)を比較すれば明らかなよ� �に、Zin=50ω、Zout=50ωで設計したフィルタの出 力に接続される回路のインピーダンスがずれ ると反射損失RLが増大することが分かる。

 従来はこのようなフィルタの出力段に接� ��される回路に要求されるインピーダンスに� ��わせてインピーダンスマッチングを図るた� ��に、LC並列共振器間の結合係数Mを調整して� ��た。図6(C1)~(C3)はいずれもM=0.12とした例であ る。

 このように結合度Mを調整することによっ て、ある程度マッチングをとることができる が、例えば図6(C2)のように、出力インピーダ� ��スZoutの虚部の値によっては反射損失RL特性� ��改善されない。

 これに対して、本発明ではLC並列共振器� �インピーダンスを適宜定めることによって� �出力間のインピーダンス変換を行う。図6の( B1)~(B3)は出力側LC並列共振器のキャパシタC2の キャパシタンスを10pF、インダクタL2のインダ クタンスを0.4nHとし、結合係数M=0.1に固定し� �例である。

 図6において(A2)(B2)(C2)をそれぞれ対比すれ ば明らかなように、出力側共振器のインピー ダンスをキャパシタC2及びインダクタL2の比� �によって定めることにより、反射損失RL特性 を大きく改善できることが分かる。したがっ てこの共振器のインピーダンス設定と従来の 共振間の結合係数の設定を合わせて行うこと によって更にインピーダンス整合特性に優れ たインピーダンス変換機能を備える帯域通過 フィルタが構成できる。

《第2の実施形態》
 第2の実施形態に係る積層帯域通過フィルタ について図7~図9を参照して説明する。
 第1の実施形態では2つのLC並列共振器を用い て不平衡入出力を行う積層帯域通過フィルタ について示したが、第2の実施形態では、3つ� ��LC並列共振器を用いて、前述したインピー� �ンス変換を行うとともに平衡不平衡変換も� �うようにしている。

 図7は第2の実施形態に係る積層帯域通過フ� �ルタの分解斜視図、図8はその外観斜視図で� ��る。
 図7に示すように、この積層帯域通過フィル タは、それぞれ所定の電極パターンを形成し た複数の誘電体層101~105を積層してなる。

 誘電体層101には第1の共通電極109及び第2� �共通電極110、誘電体層102にはキャパシタ電� �111,112,113,114、誘電体層103には入出力端子引� �電極203、誘電体層104には入出力端子引出電� �205,206、誘電体層105には線路電極116,117,118を� �れぞれ形成している。また、複数の誘電体� �に形成した各電極パターン同士を積層方向� �導通させるビア電極131~136を形成している。

 ビア電極131は、その一端がキャパシタ電� ��111に導通していて、他端が線路電極116の一� ��と導通している。また、このビア電極131の� ��定位置が入出力端子引出電極203に導通して� ��る。

 ビア電極132は、その一端が線路電極116の他� ��と導通していて、他端が共通電極109に導通� ��ている。
 ビア電極133は、その一端が共通電極109と導� ��していて、他端が線路電極117の一端と導通� ��ている。

 ビア電極134は、その一端が線路電極117の� ��端と導通していて、他端がキャパシタ電極1 12と導通している。

 ビア電極135は、その一端が線路電極118の� ��端と導通していて、他端がキャパシタ電極1 13と導通している。また、このビア電極135の� ��定位置が入出力端子引出電極205に導通して� ��る。

 ビア電極136は、その一端が線路電極118の� ��端と導通していて、他端がキャパシタ電極1 14と導通している。また、このビア電極136の� ��定位置が入出力端子引出電極206に導通して� ��る。

 さらに、共通電極109には2つのグランド端 子引出電極201,202を引き出している。

 図7に示したように、ビア電極131とキャパ シタ電極111との接続点を始点とし、ビア電極 131,132及び線路電極116により第1のループが誘� ��体層の積層方向に構成されている。同様に� ��ビア電極134とキャパシタ電極112との接続点� ��始点とし、ビア電極133,134及び線路電極117に より第2のループが誘電体層の積層方向に構� �されている。さらに、ビア電極135とキャパ� �タ電極113との接続点を始点とし、ビア電極13 5,136及び線路電極118により第3のループが誘電 体層の積層方向に構成されている。

 このようにLC並列共振器のインダクタ電� �によるループの面をインダクタ電極の配列� �向に見たとき、すなわち線路電極の長手方� �に直交し且つ誘電体層の積層厚み方向に対� �て直交する方向に見たとき、ループの面同� �が少なくとも一部で重なっていて、第1・第2 ・第3のループが互いに磁界結合する。また� �線路電極116,117,118の線路長さは互いに異なっ ていて、入力インピーダンスと出力インピー ダンスを変換するように作用する。さらに、 後述するように、平衡・不平衡の変換も行う 。

 前記各種電極パターンを形成した誘電体� ��101~105の積層体を構成するとともに、図8に� �すように、その4つの側面のうち対向する2つ の側面(端面)の一方に不平衡入出力端子23、� �方に平衡入出力端子25,26を設け、残る2つの� �面に接地端子21,22を設けることによって積層 帯域通過フィルタ12を構成する。

 図9は、図7・図8に示した積層帯域通過フ� ��ルタの等価回路図である。図9においてイン ダクタL1は、図7に示したビア電極131,132及び� �路電極116で構成されるインダクタ電極によ� �生じるインダクタ成分を記号化したもので� �る。同様にインダクタL2は、ビア電極133,134� �び線路電極117で構成されるインダクタ電極� �より生じるインダクタンス成分を記号化し� �ものである。

 インダクタL3は、ビア電極135,136及び線路� ��極118で構成されるインダクタ電極により生� ��るインダクタンス成分を記号化したもので� ��る。

 また、キャパシタC1はキャパシタ電極111� �第1の共通電極109との間に生じる容量を記号� ��したものである。同様にキャパシタC2はキ� �パシタ電極112と第1の共通電極109との間に生� ��る容量を記号化したものである。

 キャパシタC3,C4はキャパシタ電極113,114と� ��2の共通電極110との間に生じる容量を記号化 したものである。

 キャパシタC12はビア電極131,132と133,134と� �間、及び線路電極116と117との間に生じるス� �レー容量を記号化したものである。同様に� �キャパシタC23はビア電極133,134と135,136との間 、及び線路電極117と118との間に生じるストレ ー容量を記号化したものである。

 図9に示したインダクタL1及びキャパシタC 1によって第1のLC並列共振器を構成し、イン� �クタL3及びキャパシタC3,C4によって第2のLC並� ��共振器を構成している。インダクタL2及び� �ャパシタC2は、第1のLC並列共振器と第2のLC並 列共振器の間に存在するLC並列共振器を構成� ��る。

 第1のLC並列共振器と中間のLC並列共振器� �M1で示すように磁界結合し、第2のLC並列共振 器と中間のLC並列共振器はM2で示すように磁� �結合する。

 このように線路電極116,117,118の各線路長� �を第1のLC並列共振器側から第2のLC並列共振� �側に向かって漸次変化させることによって� �隣接するLC並列共振器間の大きなインピーダ ンス変化を無くして反射損失を低減すること ができる。

 なお、図7に示した例では、線路電極116,11 7,118の電極幅をほぼ一定としたが、第1のLC並� ��共振器の線路電極116から第2のLC並列共振器� ��線路電極118に向かって電極幅を漸次変化さ� ��てもよい。このことによりインダクタ電極� ��インダクタンス成分を漸次変化させること� ��でき、隣接するLC並列共振器のインピーダ� �ス変化を緩やかにして反射損失をより低減� �きる。

 また、ビア電極131とキャパシタ電極111と� ��接続点を始点とするループをなすインダク� ��電極の途中から不平衡入出力端子引出電極2 03を引き出し、またビア電極135とキャパシタ� ��極113との接続点を始点とするループをなす� ��ンダクタ電極の途中から平衡入出力端子引� ��電極205を引き出し、同様にビア電極136とキ� ��パシタ電極114との接続点を終点とするルー� ��をなすインダクタ電極の途中から平衡入出� ��端子引出電極206を引き出すことによって、� ��1のLC並列共振器の入出力端子から見たイン� ��ーダンスを適宜定めることができる。

 このようにして入出力間のインピーダン� ��変換を行うとともに不平衡-平衡変換機能を も備えた積層帯域通過フィルタを構成するこ とができる。

《第3の実施形態》
 第3の実施形態に係る積層帯域通過フィルタ について図10~図12を参照して説明する。
 第3の実施形態では、3つのLC並列共振器を用 いて、前述したインピーダンス変換を行うと ともに平衡不平衡変換も行い、さらにDCフィ� ��ド用の電源供給端子(以下、DCフィード端子� ��いう。)を設けたものである。

 図10は第3の実施形態に係る積層帯域通過フ� ��ルタの分解斜視図、図11はその外観斜視図� �ある。
 第2の実施形態で図7に示した積層帯域通過� �ィルタの構造と異なるのは、線路電極118の� �央と第2の共通電極110とをビア電極137で接続� ��るとともに、共通電極110にDCフィード端子� �出電極207を設けたことである。図11に示すよ うに、その4つの側面のうち対向する2つの側� ��(端面)の一方に不平衡入出力端子23、他方に 平衡入出力端子25,26およびDCフィード端子27を 設け、残る2つの側面に接地端子21,22を設ける ことによって積層帯域通過フィルタ13を構成� ��る。

 図12は、図10・図11に示した積層帯域通過� ��ィルタの等価回路図である。図9に示した回 路と異なるのは、インダクタL3の中央をキャ� ��シタC3,C4の接続点に接続するとともに、そ� �接続位置からDCフィード端子27を取り出した� ��とである。

 このようにして入出力間のインピーダン� ��変換を行うとともに不平衡-平衡変換機能を も備えた積層帯域通過フィルタを構成するこ とができ、しかも平衡入出力端子25,26に接続� ��れる差動増幅回路(ICチップ)に対してDCフィ� ��ド端子27からバイアス電圧を印加すること� �できる。

《第4の実施形態》
 第4の実施形態に係る積層帯域通過フィルタ について図13~図15を参照して説明する。
 第4の実施形態では、3つのLC並列共振器を用 いて、インピーダンス変換を行うとともに平 衡不平衡変換も行い、さらにDCフィード端子� ��グランドとの間にキャパシタを設けたもの� ��ある。

 図13は第4の実施形態に係る積層帯域通過フ� ��ルタの分解斜視図、図14はその外観斜視図� �ある。
 第3の実施形態で図10に示した積層帯域通過� ��ィルタの構造と異なり、図13に示す例では� �キャパシタ電極115及びDCフィード端子引出電 極208を形成した誘電体層100を設け、このキャ パシタ電極115と第2の共通電極110とをビア電� �を介して導通させている。

 図14に示すように、4つの側面のうち対向� ��る2つの側面(端面)の一方に不平衡入出力端� ��23及びDCフィード端子28、他方に平衡入出力� ��子25,26を設け、残る2つの側面に接地端子21,2 2を設けることによって積層帯域通過フィル� �14を構成する。

 図15においてキャパシタC5は、図13に示し� ��キャパシタ電極115と第1の共通電極109との間 に生じる容量である。

 このようにしてDCフィード端子とグラン� �との間にキャパシタC5を設けることによって 、高周波信号がDCフィード端子28へ入力され� �のを防止できる。

《第5の実施形態》
 図16において誘電体層105aに線路電極116を形� ��し、誘電体層105bに線路電極117を形成し、誘 電体層105cに線路電極118を形成している。こ� �ように3つのLC並列共振器のインダクタ電極� �一部である線路電極の形成層をそれぞれ異� �った誘電体層に形成している。その他の構� �は第4の実施形態の場合と同様である。

 この構成により、各LC並列共振器のビア� �極と線路電極とによるインダクタ電極のル� �プ面積を適宜定めることができるので、所� �のインピーダンスをより高い自由度の下で� �定することができる。しかも、各線路電極11 6,117,118のパターン自体は同一にしたまま、形 成する誘電体層を異ならせ(変更し)各誘電体� ��間に挿入する誘電体層の数や厚みを変更す� ��だけでループ面積を任意に設定することが� ��きる。そのため、特性の異なったフィルタ� ��とに異なった電極パターンを形成すること� ��く、誘電体シートを共用化でき、製造コス� ��が大幅に削減できる。

《第6の実施形態》
 図17は第6の実施形態に係る積層帯域通過フ� ��ルタの分解斜視図である。第2の実施形態で 図7に示した例と異なり、線路電極117の一部� �屈曲させて、隣接する線路電極118にその一� �を近接させている。この構造により、ビア� �極133,134及び線路電極117によるインダクタ電� ��を備えたLC並列共振器と、ビア電極135,136及� ��線路電極118によるインダクタ電極を備えたL C並列共振器との結合度を高めることができ� �。

 このようにして各共振器のインピーダン� ��を定めるとともに共振器間の結合係数を定� ��ることによって反射損失をより小さくする� ��とができる。

 なお、以上に示した各実施形態では、複� ��のLC並列共振器のインダクタ電極の一部で� �る線路電極を積層体の表面に形成したが、� �れらのインダクタ電極のすべてを積層体の� �部に設けてもよい。

 また、前記誘電体層のうち第1・第2の共� �電極を互いに異なる誘電体層に形成し、そ� �ことによってインダクタ電極によるインダ� �タンスを所定値に定めるようにしてもよい� �