本发明的实施例涉及一种多晶硅层的制作方法 和多晶硅薄膜晶体管及其 制造方法。 背景技术

现有显示器多基于非晶硅（ a-si ) ,即显示面板上的薄膜晶体管（ Thin Film Transistor , TFT ) 多采用的是非晶硅半导体材料， 但相比之下， 多晶硅 ( Poly-Si )具有更高的电子迁移率，被认为是比非晶硅� �佳的 TFT制作材料。

目前， 制备多晶硅 TFT时， 通常先制备一层非晶硅层； 再采用准分子激 光晶化（ELA )方法， 将非晶硅层转化为多晶硅层； 最后再按常规流程形成 薄膜晶体管。 发明人发现现有方法至少存在如下问题： 在多晶硅形成过程中 产生的缺陷 （诸如晶界缺陷、 晶粒不均匀等）较多， 形成的多晶硅层均匀性 较差， 导致多晶硅薄膜晶体管的电学性能及可靠性欠 佳。 发明内容

本发明的实施例提供一种多晶硅层的制作方法 和多晶硅薄膜晶体管及其 制造方法， 形成的多晶硅层晶化率高、 晶粒均匀、 晶界缺陷少， 从而可改善 多晶硅薄膜晶体管的电学性能， 提高多晶硅薄膜晶体管的可靠性。

为解决上述技术问题， 本发明的实施例采用如下技术方案：

一种多晶硅层的制作方法， 包括：

提供一基底；

在基底上形成緩沖层；

通过构图工艺在所述緩沖层中设置多个沟槽， 并在所述緩沖层之上形成 軒晶；

在设置有沟槽的所述緩沖层及所述籽晶上， 形成非晶硅层；

采用热处理工艺将所述非晶硅层转化为多晶硅 层。

在一个示例中， 所述多个沟槽分别沿第一方向和与所述第一方 向交叉的 第二方向排列， 形成交错设置的沟槽图案。

在一个示例中， 相邻所述沟槽所围区域的緩沖层上， 设置有至少一块所 述籽晶。

在一个示例中， 所述通过构图工艺在所述緩沖层中设置多个沟 槽， 并在 所述緩沖层之上形成籽晶， 包括：

在所述緩沖层上形成第一非晶硅层；

将所述第一非晶硅层转化为第一多晶硅层；

在所述第一多晶硅层上涂覆光刻胶， 经过多阶或半色调曝光、 显影后， 在后续形成所述沟槽的预设位置形成光刻胶完 全剥离的第一窗口区域， 在后 续形成所述籽晶的预设位置形成第二厚度的光 刻胶， 其余区域形成第一厚度 的光刻胶， 且所述第二厚度大于所述第一厚度；

进行刻蚀， 去除所述第一窗口区域露出的第一多晶硅层及 部分緩沖层， 形成所述沟槽；

进行灰化处理， 去除第一厚度的光刻胶；

进行刻蚀， 去除露出的第一多晶硅层；

进行灰化处理， 去除第二厚度对应区域剩余的光刻胶， 形成籽晶。

在一个示例中， 所述第一非晶硅层的厚度为 10~20nm。

在一个示例中， 所述多晶硅层的制作方法， 还包括：

对所述沟槽正上方的多晶硅层进行钝化， 以减少晶界缺陷。

在一个示例中， 对所述沟槽正上方的多晶硅层进行钝化， 以减少晶界缺 陷， 包括：

在所述多晶硅层上涂覆光刻胶， 经过曝光、 显影后， 在所述沟槽对应位 置形成光刻胶完全剥离的第二窗口区域；

进行离子注入， 对所述第二窗口区域露出的所述多晶硅层进行 钝化； 去除剩余的光刻胶。

在一个示例中， 所述沟槽的宽度为 5~10 米， 所述沟槽的间距为 10~20 微米。

在一个示例中， 所述热处理工艺为固相结晶法或者准分子激光 晶化法。 在一个示例中， 在所述形成緩沖层之前， 还包括：

在所述基底上形成阻挡层。 在一个示例中， 在设置有沟槽的所述緩沖层及所述籽晶上， 形成非晶硅 层之后， 在所述采用热处理工艺将所述非晶硅层转化为 多晶硅层之前， 还包 括：

对所述非晶硅层进行退火处理和表面处理。

本发明实施例还提供一种多晶硅薄膜晶体管的 制造方法， 采用本发明所 述的任一制作方法形成多晶硅层， 所述多晶硅层用以形成多晶硅薄膜晶体管 的有源层。

本发明实施例还提供一种多晶硅薄膜晶体管， 所述多晶硅薄膜晶体管的 有源层采用所述多晶硅层制作方法形成多晶硅 层形成。

本发明实施例还提供一种阵列基板， 包括所述的多晶硅薄膜晶体管。 本发明实施例还提供一种显示装置， 包括所述的阵列基板。

本发明的实施例提供一种多晶硅层的制作方法 ， 多晶硅薄膜晶体管的制 造方法， 本发明实施例的方法形成的多晶硅薄膜晶体管 ， 以及设置有所述多 晶硅薄膜晶体管的阵列基板和显示装置， 所述多晶硅层的制作方法预先在緩 沖层设置沟槽和籽晶， 然后在緩沖层上形成非晶硅层， 采用热处理工艺使非 晶硅层转化为多晶硅层。 当非晶硅在热处理工艺作用下熔融再结晶时， 緩沖 层中的沟槽可为熔融状态下非晶硅的生长提供 延伸空间， 降低晶界高度； 而 籽晶可为非晶硅的生长提供结晶晶核， 从而加快或促进特定晶型的生长， 因 此， 本发明实施例所述制作方法， 形成的多晶硅晶化率高、 晶粒均匀、 晶界 缺陷少， 从而可改善多晶硅薄膜晶体管的电学性能， 提高薄膜晶体管的可靠 性， 进而提高阵列基板和显示装置的可靠性和显示 效果。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 筒单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1为本发明实施例中多晶硅层的制作方法流程� �；

图 2 ( a ) ~ ( e )分别为本发明实施例多晶硅层制作过程步骤 11~15中基 底上各膜层的截面示意图；

图 3为本发明实施例中设置有沟槽的緩沖层及其� �籽晶的正面俯视图； 图 4为本发明实施例步骤 103形成緩沖层沟槽及籽晶的流程图； 图 5 (a)和（b)分别为完成步骤 1031和 1032后基底上各膜层的截面 示意图；

图 6 (a) ~ (e)分别为完成步骤 1033-1037后基底上各膜层的截面示意 图；

图 7 (a)和（b)分别为传统方法（a)与本发明实施例� �法 (b)制造的多 晶硅表面原子力显微镜分析图；

图 8为步骤 106对多晶硅层进行界面钝化的示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

实施例

本发明实施例提供一种多晶硅层的制作方法， 如图 1和图 2所示， 该方 法包括：

11、 提供一基底 100;

本步骤对基底 100进行清洗处理， 基底 100可以是玻璃基板或者其它基 板。

12、 如图 2 (b )所示， 在基底 100上依次形成阻挡层 110和緩沖层 120; 阻挡层 110设置在基底 100和緩沖层 120之间， 后续在緩沖层 120形成 沟槽时， 阻挡层 110可用于避免基底 100受到刻蚀， 具体实施时， 亦可直接 在基底 100上形成緩沖层 120, 省略阻挡层 110。

可选地， 本步骤在基底 100上用等离子体增强化学气相沉积（PECVD) 方法， 连续沉积阻挡层 110和緩沖层 120。

13、 如图 2 (c)所示， 通过构图工艺在緩沖层 120中设置多个沟槽 121, 并在緩沖层之上形成籽晶 132;

本步骤緩沖层 120设置有多个沟槽 121, 在非晶硅熔融再结晶时用以为 熔融状态下非晶硅的生长提供延伸空间， 降低晶界高度； 同时在緩沖层 120 表面布设籽晶 132, 用以为非晶硅的生长提供结晶晶核， 从而加快或促进特 定晶型的生长。

如何在緩沖层 120中设置沟槽 121 , 以及所述沟槽 121如何排列， 沟槽 121的宽度 d、 间距 L的具体取值等， 可以在具体实施时的根据实际情况进 行选择， 本实施例仅举出一种优选的实施方式作为范例 ， 具体如下所述。

优选地，如图 3所示，本实施例所述的多个沟槽 121分别沿第一方向（横 向）和与第一方向垂直的第二方向（纵向）排 列， 形成纵横交错的沟槽图案。 进一步优选地，相邻沟槽 121所围区域的緩沖层上,设置有至少一个籽晶 132。 具体而言， 一种优选的实施方式中， 两个纵向相邻沟槽和两个横向相邻沟槽 围城一个格子区域 20,每一格子区域 20内的緩沖层上均设置有一个籽晶 132。

可选地， 所述沟槽的宽度 d为 5~10微米， 所述沟槽的间距 L为 10~20 微米。

具体而言，步骤 13可通过构图工艺在緩沖层 120中设置多个沟槽，并在 緩沖层 120表面形成籽晶 132, 如图 4所示， 具体可包括：

131、 在緩沖层 120上形成第一非晶硅层 130;

具体实施时， 如图 5 ( a )所示， 可在基底 100上用等离子体增强化学气 相沉积方法（PECVD ) , 连续沉积阻挡层 110、 緩沖层 120以及第一非晶硅 层 130。 其中， 可选地， 第一非晶硅层 130的厚度为 10~20nm。

132、 如图 5 ( b )所示， 将第一非晶硅层 130转化为第一多晶硅层 131; 本步骤可采用现有低温多晶硅（ Low Temperature Poly-Silicon , LTPS ) 技术， 对第一非晶硅层 130进行退火、 晶化。 其中， 晶化时优先选择准分子 激光晶化法（ELA )进行晶化， 当然也可选择固相结晶法。

以下步骤（133~137 )参照图 6 ( a ) ~(e)所示。

133、 在第一多晶硅层 131上涂覆光刻胶 1311 , 经过多阶曝光、 显影后， 在后续形成沟槽的预设位置形成光刻胶完全剥 离的第一窗口区域（ A区域）， 在后续形成籽晶的预设位置（B区域）形成第� �厚度的光刻胶， 其余区域（C 区域）形成第一厚度的光刻胶， 且所述第二厚度大于所述第一厚度；

本步骤所述的多阶调曝光，指涂覆光刻胶后， 利用多阶调掩模板（MTM, Multi Tone Mask )进行曝光， 由于多阶调掩模板各个部分透过的光强不同， 会导致光刻胶相应的各个部分曝光强度也不多 ， 再经过显影， 可得到光刻胶 厚度不一的光刻胶图样。

134、 进行刻蚀（即第一次刻蚀）， 去除第一窗口区域（ A区域）露出的 第一多晶硅层 131及部分緩沖层 120, 形成緩沖层沟槽 121;

135、 进行灰化处理， 去除第一厚度的光刻胶；

可选地， 本步骤利用等离子体（Plasma )对光刻胶进行刻蚀（Ash ) , 将 第一厚度的光刻胶 (B区域)的光刻胶去除， 同时第二厚度对应区域 (B区域)光 刻胶也会变薄。

136、 进行刻蚀（即第二次刻蚀） ， 去除露出的第一多晶硅层 131;

本步骤去除第一厚度光刻胶对应区域（C 区域） 的第一多晶硅层 131 , 只在光刻胶覆盖区域（B区域）保留多晶硅层� �

137、 进行灰化处理， 去除第二厚度对应区域（B区域）剩余的光刻� �， 形成籽晶。 此时， 緩沖层 120上布设有籽晶 132, —种优选的实施方式中， 沟槽 121及籽晶 132在緩沖层 120上的分布方式如图 3所示， 沟槽 121纵横 交错， 围成多个格子区域 20, 每一格子区域 20内的緩沖层上均设置有一个 籽晶 132, 且优选地， 籽晶 132布设于格子区域 20的中央位置。

14、 如图 2 ( d )所示， 在设置有沟槽 121的緩沖层 120及籽晶 132上， 形成非晶硅层 140;

15、 如图 2 ( e )所示， 采用热处理工艺将非晶硅层 140转化为多晶硅层 141。

步骤 14在上述緩沖层 120及籽晶 132上形成非晶硅层 140,采用热处理 工艺形成第二多晶硅层 141 , 如图 2 ( e )所示。 与緩沖层沟槽 121对应的是 在非晶硅凹陷带 122, 在晶化过程中， 多晶硅籽晶（即籽晶 132 )起到了诱导 硅原子重新生长的作用 （如图中箭头所示） ， 可以提高晶化效率； 緩沖层的 沟槽 121在晶化时起到緩沖作用， 即为多晶硅在形成过程中提供延展提供空 间， 有效减少了晶界缺陷， 降低多晶硅表面的粗糙度和提高其均匀性。

如图 7所示， 为传统方法（a )与本发明实施例方法 (b)制造的多晶硅表 面的原子力显微镜分析图， 4艮明显： 本发明实施例方法 (b) 制出的多晶硅层 的表面粗糙度和晶粒均匀性明显改善。

进一步地， 本实施例所述多晶硅层的制作方法， 还包括： 16、 对沟槽 121正上方的多晶硅层 120进行钝化， 以减少晶界缺陷。 具体而言， 如图 8所示， 本步骤包括：

161、在多晶硅层 141上涂覆光刻胶 150,经过曝光、显影后，在沟槽 121 对应位置形成光刻胶完全剥离的第二窗口区域 （D区域） ；

162、 进行离子注入， 对第二窗口区域（D区域）露出的多晶硅层进� �钝 化；

163、 去除剩余的光刻胶。

步骤 161~163在多晶硅层 120上涂覆光刻胶 150, 进行条纹构图工艺， 形成与緩沖层沟槽 121对应的第二窗口区域， 然后进行离子注入， 形成晶界 钝化区 123。 如图 8所示， 所述晶界钝化区 123形成于緩沖层沟槽 121的正 上方。

步骤 105中非晶硅定向诱导晶化后， 在緩沖层的沟槽 121对应位置形成 晶界， 步骤 106中可对该晶界进行定向钝化， 通过离子注入形成钝化区 123 进行调控， 从而减少削弱晶界缺陷对薄膜晶体管电学性能 的不良影响。

本发明实施例还提供一种多晶硅薄膜晶体管的 制造方法， 与传统多晶硅 薄膜晶体管制造工艺区别在于前端形成多晶硅 的工艺， 采用本实施例所述的 任一制作方法形成多晶硅层， 该多晶硅层用以形成多晶硅薄膜晶体管的有源 层。

本发明实施例在前端形成多晶硅的工艺中引入 籽晶、 緩沖层沟槽和晶界 钝化区， 后端形成薄膜晶体管的工艺相同， 在此不再赘述。

还需要指出， 本发明实施例可用于制造顶栅（或底栅）型多 晶硅薄膜晶 体管

传统的准分子激光晶化技术形成的晶粒尺寸不 均匀， 多晶硅薄膜平整度 ( Roughness )较差， 晶界缺陷密度较高， 薄膜晶体管的电学性能及可靠性欠 佳， 本发明实施例进行了改进， 引入籽晶、 緩沖层沟槽和晶界钝化区， 提高 了晶粒均匀性和晶化率、 减少了晶界缺陷， 改善了薄膜晶体管的电学性能。

本发明实施例还提供一种多晶硅薄膜晶体管， 所述多晶硅薄膜晶体管制 备过程包括采用本实施例所述多晶硅层制作方 法形成多晶硅层， 所述多晶硅 层用以形成多晶硅薄膜晶体管的有源层。

进一步地， 本发明实施例还提供一种阵列基板， 包括所述的多晶硅薄膜 晶体管。

更进一步地，本发明实施例还提供一种显示装 置， 包括所述的阵列基板。 虽然本发明实施例中以 LTPS背板中的多晶硅层制备为例， 但应理解， 本发明的应用并不限于此， 本发明还适用于所有需要多晶硅膜层的场景。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。