本发明通常涉及一种制造半导体器件的方法及 半导体器件，具体来说， 涉及一种降低高 k栅介质层中氧空位的方法及器件。 背景技术

随着半导体技术的发展， 具有更高性能和更强功能的集成电路要求更 大的元件密度， 而且各个部件、 元件之间或各个元件自身的尺寸、 大小和 空间也需要进一步缩小。 32/22纳米工艺集成电路核心技术的应用已经成� �� 集成电路发展的必然趋势， 也是国际上主要半导体公司和研究组织竟相研 发的课题之一。 以"高 k/金属栅"技术为核心的 CMOS 器件栅工程研究是 32/22纳米技术中最有代表性的核心工艺， 与之相关的材料、 工艺及结构研 究已在广泛的进行中。

对于具有高 k/金属栅结构的 MOS器件，高 k栅介质薄膜的质量是保障 整个器件性能不断提高的关键， 尤其是高 k栅介质薄膜的氧空位和缺陷密 度。 目前， 铪（Hf )基高 k栅介质薄膜已成为最有潜力的工业化候选材� �， 并被成功应用到 Intel公司的 45nm工艺中， 并有望被用到下一个技术节点 中。 但对于 Hf基高 k栅介质薄膜来说， 一个很严重的问题是由薄膜中氧空 位引起的一系列问题， 如对阔值电压和沟道载流子迁移率的退化， 可靠性 降低等。 如何降低高 k栅介质薄膜中的氧空位及缺陷密度已成为一� �关键 性的研发课题。 另一方面， 等效氧化层厚度 （ Equivalent Oxide Thickness/EOT )是 MOS器件的另一个很重要的参数， 足够小的 EOT是保 障 MOS器件微缩及性能提高的必要条件。 为满足 32/22纳米技术 MOS器 件尺寸按比例缩小的要求， 我们希望通过工艺改进不断提高高 k栅介质材 料的薄膜质量， 并降低低介电常数的 81( 界面层的厚度。

在现有的高 k栅金属结构 MOS器件制造工艺中， 用化学方法（原子层 沉积或者金属氧化物化学气相沉积） 生长的高 k薄膜层一般缺陷和电荷陷 阱较多， 高 k薄膜不够致密。 为使高 k薄膜更加致密， 同时减少氧空位和 缺陷陷阱， 一般需要在 400-1100°C的温度下进行一次 PDA退火处理。 但 在此过程中， 退火环境中的氧会在高温下由于扩散作用进入 具有高 k金属 栅结构的 MOS器件中， 并穿过介质层最终到达 Si0 ₂ /Si界面处， 与硅衬底 反应生成 Si0 ₂ , 从而使 Si0 ₂ 界面层变厚。 这一问题将导致整个栅结构 EOT 的增加， 并最终影响到 MOS器件的整体性能。 另一方面， 也可以通过在沉 积完双金属栅之后， 对 MOS器件进行 PMA处理， 以提高高 k栅介质薄膜 的质量， 但通过该方法只能允许少量的氧扩散进高 k栅介质薄膜中， 这样 产生的效果是， 高 k栅介质薄膜中的氧空位和缺陷陷阱只能部分� �补偿掉， 薄膜中仍有大量的氧空位缺陷。

因此， 需要提出一种制造半导体器件的方法及其半导 体器件能够降低 高 k栅介质薄膜中的氧空位缺陷。 发明内容

鉴于上述问题， 本发明提供一种制造半导体器件的方法， 所述方法包 括： 提供具有第一区域和第二区域的半导体衬底。 在所述半导体衬底上形 成界面层。 在所述界面层上形成栅极介质层。 在所述栅极介质层上分别形 成属于第一区域的第一功函数金属栅层和属于 第二区域的第二功函数金属 栅层。 在所述第一、 第二功函数金属栅层上形成氧分子催化层。 对所述器 件进行退火， 以便将退火环境中的氧分子分解成氧原子， 从而扩散进所述 栅极电介质中以补偿氧空位和缺陷。在所述氧 分子催化层上形成多晶硅层。 对所述器件进行加工， 以分别形成属于第一区域的第一栅极和属于第 二区 域的第二栅极。其中退火为低温 PMA退火， 退火温度为大约 100°C-600°C。 所述氧分子催化层釆用包含 Pt的材料形成。 所述栅极介质层包括铪基（或 稀土基） 氧化物或其氧氮化物或其硅酸盐或其氮化硅酸 盐等。 栅介质层从 包含下列元素的组中选择元素来形成： HfSiO、 HfSiON、 HfTaO, HfTiO, HfZrO, LaA10、 La ₂ 0 ₃ 、 HfLaO、 其他稀土氧化物及其氧氮化合物、 或其组 合。

本发明还提供了一种通过上述方法形成的半导 体器件， 包括： 具有第 一区域和第二区域的半导体衬底， 其中所述第一区域具有与所述第二区域 不同的掺杂类型； 形成于所述第一区域上的第一栅极结构和形成 于所述第 二区域上的第二栅极结构， 其中， 所述第一栅极结构包括： 在所述半导体 衬底上的界面层、 在所述界面层上的栅极介质层、 在所述栅极介质层上属 于第一区域的第一功函数金属栅层、 在所述第一功函数金属栅层上的氧分 子催化层和在所述氧分子催化层上的多晶硅层 ； 所述第二栅极结构包括： 在所述半导体衬底上的界面层、 在所述界面层上的栅极介质层、 在所述栅 极介质层上属于第二区域的第二功函数金属栅 层、 在所述第二功函数金属 栅层上的氧分子催化层和在所述氧分子催化层 上的多晶硅层。

通过釆取该工艺， 不仅可以借助催化层在低温下对氧分子的催化 分解 功能实现高 k栅介质薄膜的氧空位减少及缺陷降低， 而且还可以避免传统 PDA高温工艺导致的低介电常数 SiO _x 界面层的生长，从而可以有效地控制 整个栅介质层的 EOT, 并满足 MOS器件继续按比例缩小的目的。 附图说明

图 1示出了根据本发明的实施例的半导体器件的� �造方法的流程图； 图 2-9示出了根据本发明的不同方面的半导体器件 的结构图。 具体实施方式

本发明通常涉及一种制造半导体器件的方法， 尤其涉及一种降低高 k 栅介质层中氧空位的方法。 下文的公开提供了许多不同的实施例或例子用 来实现本发明的不同结构。 为了简化本发明的公开， 下文中对特定例子的 部件和设置进行描述。 当然， 它们仅仅为示例， 并且目的不在于限制本发 明。 此外， 本发明可以在不同例子中重复参考数字和 /或字母。 这种重复是 为了简化和清楚的目的， 其本身不指示所讨论各种实施例和 /或设置之间的 关系。 此外， 本发明提供了的各种特定的工艺和材料的例子 ， 但是本领域 普通技术人员可以意识到其他工艺的可应用于 性和 /或其他材料的使用。 另 外， 以下描述的第一特征在第二特征之 "上，，的结构可以包括第一和第二特 征形成为直接接触的实施例， 也可以包括另外的特征形成在第一和第二特 征之间的实施例， 这样第一和第二特征可能不是直接接触。 参考图 1 , 图 1 示出了根据本发明实施例的半导体器件的制造 方法的 流程图。 该方法可能包含在集成电路的形成过程或其部 分中， 可能包括静 态随机存取存储器 （SRAM ) 和 /或者其它逻辑电路， 无源元件例如电阻、 电容器和电感， 和有源元件例如 P沟道场效应晶体管 （PFET ) , N沟道场 效应晶体管 （NFET ) , 金属氧化物半导体场效应晶体管 （MOSFET ) , 互 补金属氧化物半导体 （CMOS ) 晶体管， 双极晶体管， 高压晶体管， 高频 晶体管， 其它记忆单元， 其组合和 /或者其它半导体器件。

在步骤 101 , 首先提供具有第一区域 204和第二区域 206的半导体衬 底 202 (例如， 晶片） 。 参考图 2。 在实施例中， 衬底 202包括晶体结构中 的硅衬底。 如本领域所知晓的， 根据设计要求衬底可包括各种不同的掺杂 配置 （例如， p型衬底或者 n型衬底） ， 其中所述第一区域 204具有与所 述第二区域 206不同的掺杂类型。 衬底的其它例子包括其它元素半导体， 例如锗和金刚石。 或者， 衬底可包括化合物半导体， 例如， 碳化硅， 砷化 镓， 砷化铟， 或者磷化铟。 进一步， 为了提高性能， 衬底可选择性地包括 一个外延层 （epi层） ， 和 /或者硅绝缘体（SOI ) 结构。 更进一步， 衬底可 包括形成在其上的多种特征， 包括有源区域， 有源区域中的源极和漏极区 域， 隔离区域 （例如， 浅沟槽隔离 （STI ) 特征） ， 和 /或者本领域已知的 其它特征， 所述半导体衬底可以是经过前期工艺处理而提 供的， 例如经过 清洗工艺， 清洗药液包括 H ₂ S0 ₄ 酸、 HC1酸、 ¾0 ₂ 、 NH ₄ OH、 HF酸等。 参考图 2的例子， 提供了一个包含第一区域 204和第二区域 206的半导体 衬底 202。

在步骤 102 , 在所述衬底 202形成界面层 208 , 如图 2所示。 界面层 208可直接形成在衬底 202上。 在本实施例中， 界面层 208为 Si0 ₂ 。 界面 层 208的厚度为大约 0.2-lnm, 优选为 0.2-0.8nm, 最优为 0.2-0.7nm。 也可 以使用其他材料来形成界面层，例如氮化硅或 者氮氧化硅材料。界面层 208 可使用原子层沉积、 化学气相沉积（CVD ) 、 高密度等离子体 CVD、 溅射 或其他合适的方法 。 以上仅仅是作为示例， 不局限于此。

然后进行到步骤 103 , 在所述界面层 208上形成栅极介质层 210 , 如图 3所示。 栅极介质层 210可包括高 -k材料（例如， 和氧化硅相比， 具有高 介电常数的材料）。高 -k电介质的例子包括例如铪基材料，如氧化铪� �� Hf0 ₂ ), 氧化铪硅 （HfSiO ) , 氮氧化铪硅 （HfSiON ) , 氧化铪钽 （ HfTaO ) , 氧 化铪钛（HfTiO ) , 氧化铪锆（HfZrO ) , 其组合和 /或者其它适当的材料。 栅极电介质层 210的形成可包括多个层， 包括那些在形成 nMOS晶体管栅 极结构和 /或者 pMOS晶体管栅极结构中使用到的层。栅极电介� �层可通过 热氧化、 化学气相沉积、 原子层沉积 （ALD ) 形成。 实施例中， 栅极介质 层的厚度为大约 2-10nm, 优选为 2-5nm。 这仅是示例， 不局限于此。 在本 实施例中， 高 -k介质层 （例如， Hf0 ₂ ) 大约为 2-3nm (例如， 在 22nm技 术节点中） 。

然后方法进行到步骤 104, 如图 4、 5所示， 在第一区域形成用于功函 数控制的功函数金属栅层 212并且在第二区域形成用于功函数控制的功函 数金属栅层 214。 如图 4所示， 在形成栅极介质层 210之后可以在其上沉 积属于第一区域的功函数金属栅层 212。 功函数金属栅层 212 可以包括在 大约 2nm到大约 50nm范围之间的厚度。 用于功函数金属栅层的材料可以 包括 TaC, HfC, TiC, TiN, TaN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTa _x , NiTa _x 、 多晶硅和金属硅化物或它们的组合。 如图 5所示， 在栅极介质层 210之上沉积属于第二区域的功函数金属栅层 214。 功函数 金属栅层可以包括在大约 2nm到大约 50nm范围之间的厚度。 用于功函数 金属栅层的材料可以包括 TaC _x , TiN, TaN, MoN _x , TiSiN, TiCN, TaAlC, TiAIN, PtSi _x , Ni ₃ Si, Pt, Ru, Ir, Mo, Hf u, RuO _x 、 多晶硅和金属硅化 物或它们的组合。

在步骤 105 , 如图 6 所示， 在所述第一、 第二功函数金属栅层上形成 用于氧分子催化的氧分子催化层 216。 在本实施例中， 所述氧分子催化层 216 为铂 （Pt ) 层， 也可以釆用其他的氧分子催化材料， 例如： Co、 Zn、 Pd、 PtBi _x 、 PtNi _x 等或其组合， 厚度大约为 1 - lOOnm, 优选为 2 - 50nm, 最优选为 5 _ 20nm。 所述铂层可以釆用例如， 原子层沉积 （ ALD ) 、 溅射 沉积、 电子束沉积等方式形成。 所述氧分子催化层也可以不是一层， 例如， 可以是多层。 催化层可以不是一"层，，， 而是一个较小的面积， 以减小氧分 子催化层对功函数金属层的影响。 这仅是示例， 不局限于此。 在步骤 106 , 如图 7所示， 在沉积氧分子催化金属层 216后， 将样品 在大气或者低压含氧氛围下进行退火， 以便将退火环境中的氧分子分解成 氧原子， 从而扩散进所述栅极电介质中以补偿氧空位和 缺陷。 在本实施例 中， 釆用的退火为快速热退火 RTA ( rapid thermal annealing ) , 退火温度 小于 600°C , 可以为大约 100 - 600°C , 优选为 200 - 500 °C , 最优选为 300 - 400 。C。 在低温退火过程中， 退火环境中的氧分子会被分解成更具活性 的氧原子， 这些氧原子能够扩散进高 k栅介质薄膜中， 并补偿氧空位和缺 陷。 当然， 也可以釆用其他的退火方式， 例如， 等离子体辅助热处理。

而后方法进行到步骤 107 , 如图 8所示， 为了提高器件的加工控制性， 低温退火后， 在金属栅极上淀积一层多晶硅层 218。 当然， 也可以使用其 它的材料来进行沉积， 例如非晶硅层、 多晶锗层、 非晶锗层等。 这些均不 脱离本发明的保护范围。 最后在步骤 108 , 如图 9 所示， 进行器件加工， 以形成半导体器件。

本发明是在金属栅电极材料沉积后， 淀积一层对氧分子具有催化功能 的氧分子催化层，之后釆取低温 PMA退火工艺将退火氛围中的氧分子分解 为更具活性的氧原子。 这些氧原子透过金属栅扩散进高 k栅介质薄膜中， 并补偿高 k薄膜中的氧空位， 从而达到降低高 k薄膜中的氧空位， 提高高 k薄膜质量的目的。 通过氧分子催化层的引入， 可以极大的降低高 k栅介 质淀积后的热退火温度。 在现有的包含高 k栅介质 /金属栅结构的半导体器 件加工工艺中， 为了提高高 k栅介质层的致密度和降低杂质含量， 一般在 高 k 栅介质层淀积后， 还要对该高 k 栅介质层进行一定温度下的退火 ( PDA ) , 退火温度一般在 700 - 900°C。 在这样的温度下， 由于在高 k栅 介质和半导体衬底（如 Si ) 间氧化层的再生长会造成器件 Si0 ₂ 界面层的增 大， 进而增加了器件的等效氧化层厚度 （EOT ) 。 而通过本发明， 由于可 以实现低温 PDA热处理，其热处理温度可以降低到 100 - 600 °C。所以可以 有效的防止高 k栅介质和 Si衬底间的氧化层在高温下的再生长。 通过氧分 子催化层引入处理，高 k栅介质和 Si衬底间的氧化层厚度可以降低到 0.5nm 以下， 这一数值和不用氧分子催化层时的 0.8nm左右界面层相比是个很大 的提高。 因此， 通过釆取该工艺， 不仅可以借助催化层在低温下对氧分子 的催化分解功能实现高 k栅介质薄膜的氧空位减少及缺陷降低， 而且还可 以避免传统 PDA高温工艺导致的低介电常数 SiO _x 界面层的生长， 从而可 以有效地控制整个栅介质层的 EOT, 并满足 MOS 器件继续按比例缩小的 目的。

虽然关于示例实施例及其优点已经详细说明， 应当理解在不脱离本发 明的精神和所附权利要求限定的保护范围的情 况下， 可以对这些实施例进 行各种变化、 替换和修改。 对于其他例子， 本领域的普通技术人员应当容 易理解在保持本发明保护范围内的同时， 工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描 述的特定实施例的工艺、 机构、 制造、 物质组成、 手段、 方法及步骤。 从本发明的公开内容， 作为 本领域的普通技术人员将容易地理解， 对于目前已存在或者以后即将开发 出的工艺、 机构、 制造、 物质组成、 手段、 方法或步骤， 其中它们执行与 本发明描述的对应实施例大体相同的功能或者 获得大体相同的结果， 依照 本发明可以对它们进行应用。 因此， 本发明所附权利要求旨在将这些工艺、 机构、 制造、 物质组成、 手段、 方法或步骤包含在其保护范围内。