VERFAHREN ZUR HERSTELLUNG DÜNNER HALBLEI ERBAUELEMENTE

Die vorliegende Erfindung betrifft die Herstellung gedünnter Halbleiterbauelemente unter Verwendung eines Handling-Wafers .

In DE 10 2009 036 033 AI ist eine für Durchkontaktierungen vorgesehene Anordnung eines Abdeck-Wafers auf einem Basis- Wafer beschrieben. In dem Abdeck-Wafer wird vor oder nach dem Verbinden mit dem Basis-Wafer eine durchgehende Öffnung über einem Anschluss-Pad hergestellt, der mit einer Lotkugel ver ^¬ sehen wird. Der Anschluss-Pad kann als elektrischer Anschluss eines elektronischen Bauelementes oder einer integrierten Schaltung des Basis-Wafers vorgesehen sein. Der Abdeck-Wafer kann ein Siliziumsubstrat sein und eine Struktur aufweisen, die für ein oder mehrere elektronische Bauelemente oder für eine integrierte Schaltung vorgesehen ist. Der Abdeck-Wafer kann oberseitig strukturiert sein, so dass insbesondere die dem Basis-Wafer zugewandte Seite mit Aussparungen oder dergleichen versehen sein kann. Auch die dem Abdeck-Wafer zugewandte und von dem Abdeck-Wafer abgedeckte Oberseite des Ba ^¬ sis-Wafers kann mit einer Oberflächenstruktur versehen sein. Hiermit ist es insbesondere möglich, in den verbundenen Wa- fern einen Hohlraum auszubilden, in dem ein bewegliches Teil eines mikroelektromechanischen Bauelementes angeordnet sein kann .

In US 2005/0212132 AI ist ein Chipgehäuse mit einer starren Abdeckung beschrieben. Die Abdeckung wird über einer mit aktiven Komponenten versehenen Oberseite des Chips aufgebracht und kann Öffnungen über Anschlusskontaktflächen aufweisen. Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung dünner Halbleiterbauelemente anzugeben, das mit der Herstellung von Durchkontaktierungen kompatibel ist. Diese Aufgabe wird dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Bei dem Verfahren wird ein Halbleitersubstrat an einer Ober- seite mit einer Struktur versehen, die eine Anschlusskontakt ^¬ fläche aufweist, und ein zur Handhabung des Halbleitersub ^¬ strates vorgesehenes weiteres Substrat wird an einer Obersei ^¬ te ebenfalls bis in eine maximale Tiefe strukturiert, ohne das weitere Substrat hierbei zu durchdringen. Die Strukturie- rung des weiteren Substrates erfolgt in zumindest teilweiser Entsprechung zu der Struktur des Halbleitersubstrates. Die Oberseite des weiteren Substrates wird im Bereich der An ^¬ schlusskontaktfläche eben ausgebildet. Die strukturierten Oberseiten des Halbleitersubstrates und des weiteren Substra- tes werden einander zugewandt und dauerhaft miteinander verbunden. Dann wird das Halbleitersubstrat von der von der Oberseite abgewandten Rückseite her gedünnt. Nach dem Dünnen des Halbleitersubstrates wird ein Kontaktloch von der Rück ^¬ seite zu der Anschlusskontaktfläche hergestellt, und eine Durchkontaktierung wird in dem Kontaktloch hergestellt, wobei die Durchkontaktierung mit der Anschlusskontaktfläche verbun ^¬ den wird und das Kontaktloch nicht füllt. Das weitere Sub ^¬ strat wird zumindest soweit entfernt, dass die Struktur des Halbleitersubstrates in dem für die weitere Verwendung vorge- sehenen Umfang freigelegt ist, aber ein restlicher Anteil des weiteren Substrates auf der von der Durchkontaktierung abgewandten Seite der Anschlusskontaktfläche stehen bleibt und die Anschlusskontaktfläche mechanisch stabilisiert. Bei einer Ausgestaltung des Verfahrens weist die Struktur an der Oberseite des Halbleitersubstrates eine Komponente eines Bauelementes und eine darüber gebildete Aussparung auf. Die Oberseite des weiteren Substrates wird mit einer dieser Aus ^¬ sparung entsprechend angeordneten weiteren Aussparung versehen. Bei einer weiteren Ausgestaltung wird die Komponente für einen Sensor vorgesehen, und mit der Aussparung und der weiteren Aussparung wird ein Hohlraum gebildet, in dem der Sen- sor angeordnet ist.

Bei einer weiteren Ausgestaltung des Verfahrens wird die Struktur an der Oberseite des Halbleitersubstrates als CMOS- Schaltung ausgebildet.

Bei einer weiteren Ausgestaltung des Verfahrens wird die Struktur des Halbleitersubstrates als Sägestraße vorgesehen, und die Oberseite des weiteren Substrates wird mit einem ent ^¬ sprechend der Sägestraße verlaufenden Graben versehen.

Bei einer weiteren Ausgestaltung des Verfahrens wird nach dem Dünnen des Halbleitersubstrates und vor dem zumindest teil ^¬ weisen Entfernen des weiteren Substrates von der Rückseite her ein bis zu der Sägestraße reichender weiterer Graben in dem Halbleitersubstrat hergestellt. Der weitere Graben dient zur Vereinzelung der Chips aus dem Wafer.

Bei einer weiteren Ausgestaltung des Verfahrens wird die Oberseite des weiteren Substrates bis in eine maximale Tiefe im Bereich von 30 ym bis 50 ym strukturiert.

Es folgt eine genauere Beschreibung von Beispielen des Herstellungsverfahrens anhand der beigefügten Figuren. Die Figur 1 zeigt einen Ausschnitt aus einem Handling-Wafer mit strukturierter Oberseite im Querschnitt. Die Figur 2 zeigt einen Ausschnitt aus einem Halbleitersub ^¬ strat mit oberseitiger Struktur im Querschnitt.

Die Figur 3 zeigt einen Ausschnitt aus einer Anordnung des Handling-Wafers auf dem Halbleitersubstrat im Querschnitt.

Die Figur 4 zeigt eine Anordnung gemäß Figur 3 nach dem Ätzen von Trenngräben und Durchkontaktierungen.

Die Figur 5 zeigt eine Anordnung gemäß Figur 4 nach dem Ver- einzeln der Bauelemente.

Die Figur 6 zeigt einen Ausschnitt aus einem Halbleitersub ^¬ strat mit Komponenten von Bauelementen in einer Draufsicht. Die Figur 7 zeigt eine Draufsicht gemäß der Figur 6 nach wei ^¬ teren Verfahrensschritten, die unter Verwendung des Handling- wafers erfolgten.

Die Figur 1 zeigt einen Ausschnitt aus einem Querschnitt ei- nes Substrates 4, das zur Handhabung eines in der Figur 2 im Querschnitt dargestellten Halbleitersubstrates 1 verwendet wird. Das Substrat 4 gemäß Figur 1 wird im Folgenden zur Un ^¬ terscheidung von dem Halbleitersubstrat 1 als weiteres Sub ^¬ strat 4 bezeichnet. Das weitere Substrat 4 kann insbesondere ein weiteres Halbleitersubstrat, ein so genannter Handling-

Wafer, sein. Das Halbleitersubstrat 1 gemäß Figur 2 dient zur Herstellung einer Vielzahl von Chips und ist an einer Oberseite 2 mit einer Struktur 3 versehen, die zum Beispiel eine CMOS-Schaltung sein kann. In den Figuren ist jeweils ein Ausschnitt gezeigt, der etwas mehr als einen Chip umfasst.

Das weitere Substrat 4 wird an einer Oberseite 5, die in der Figur 1 nach unten gerichtet ist, mit einer entsprechenden

Struktur versehen, die bis in eine Tiefe 20 von typisch 30 ym bis 50 ym reicht und das weitere Substrat 4 nicht bis zu des ^¬ sen Rückseite durchdringt, sondern vorzugsweise nur entspre ^¬ chend der Darstellung der Figur 1 einen im Vergleich zu der Dicke des weiteren Substrates 4 dünnen oberseitigen Schicht ^¬ anteil einnimmt. Die Strukturierung des weiteren Substrates 4 erfolgt beispielsweise durch DRIE (deep reactive ion etching) unter Verwendung einer Ätzmaske. Die Struktur 3 des Halbleitersubstrates 1 kann hierbei vollständig spiegelsymmetrisch kopiert werden. Statt dessen kann es genügen, wenn nur einzelne Strukturelemente in das weitere Substrat 4 übernommen werden und die Struktur des weiteren Substrates 4 nur teilweise der Struktur 3 des Halbleitersubstrates 1 entspricht. Die oberseitige Struktur 3 des Halbleitersubstrates 1 kann beliebige aktive oder passive Komponenten einer elektronischen Schaltung aufweisen, die innerhalb des Halbleitermate ^¬ rials oder auch in einer oder mehreren darauf aufgebrachten Schichten aus Halbleitermaterial oder Dielektrikum angeordnet sein können. Insbesondere kann eine nach außen freie Kompo ^¬ nente 7 eines Bauelementes, zum Beispiel ein Sensor mit einer darüber in einer Schicht der Struktur 3 vorhandenen Aussparung 8, oder eine nach außen freie oder in einer Schicht der Struktur 3 vergrabene Anschlusskontaktfläche 14 vorhanden sein. Die Komponente 7 kann zum Beispiel eine Schicht einer Fotodiode sein.

In dem Ausschnitt des Halbleitersubstrates 1, der in der Fi ^¬ gur 2 wiedergegeben ist, sind eine Komponente 7 eines Bauele- mentes und zwei Anschlusskontaktflächen 14, 14' als Beispiele für einen der Chips eingezeichnet. Die Anschlusskontaktflä ^¬ chen 14, 14' können insbesondere in einer Metallisierungsebe ^¬ ne einer Verdrahtung ausgebildet sein. Die Details der Aus- gestaltung der Struktur 3 sind für das Verfahren nicht wesentlich und werden daher nicht eingehender beschrieben.

Eine bevorzugte Ausgestaltung des Verfahrens sieht vor, die Oberseite 2 des Halbleitersubstrates 1 mit einer beispiels- weise doppelgitterförmigen Sägestraße 11 zu versehen. Die

Sägestraße 11 markiert den Bereich, in dem das Halbleitersub ^¬ strat 1 in späteren Verfahrensschritten zertrennt und in die Chips vereinzelt wird. Die Sägestraße 11 kann insbesondere gemäß der Darstellung der Figur 2 mit einem in einer Schicht der Struktur 3 gebildeten Graben versehen werden.

In dem Ausführungsbeispiel des weiteren Substrates 4 gemäß der Figur 1 sind den Aussparungen 8 in der Struktur 3 des Halbleitersubstrates 1 entsprechende weitere Aussparungen 9 sowie ein Graben 12 entsprechend dem Verlauf der Sägestraße 11 gebildet worden. Es ist erkennbar, dass in diesem Ausführungsbeispiel nicht zu jeder Anschlusskontaktfläche 14, 14' der Struktur 3 des Halbleitersubstrates 1 eine entsprechende Aussparung in der Oberseite 5 des weiteren Substrates 4 her- gestellt worden ist. Über der links eingezeichneten Anschlusskontaktfläche 14 befindet sich eine Aussparung in dem weiteren Substrat 4, während über der rechts eingezeichneten Anschlusskontaktfläche 14' die ebene Oberfläche 5 des weite ^¬ ren Substrates 4 unstrukturiert beibehalten worden ist.

Die strukturierten Oberseiten 2, 5 des Halbleitersubstrates 1 und des weiteren Substrates 4 werden einander zugewandt und dauerhaft miteinander verbunden. Das geschieht mittels eines der an sich bekannten Verbindungsverfahren, so genannter Bond-Prozesse, wobei gegebenenfalls eine eigens gebildete Verbindungsschicht aus Oxid verwendet werden kann. Einander entsprechende Aussparungen, die in den strukturierten Ober- Seiten 2, 5 vorhanden sind, können sich zumindest teilweise ergänzen und auf diese Weise größere Hohlräume zwischen den Substraten 1, 4 bilden.

Die aus der Verbindung der Substrate 1, 4 entstehende Anord- nung ist in der Figur 3 in einem Ausschnitt im Querschnitt gezeigt. Die Aussparungen 8 und die weiteren Aussparungen 9 bilden jeweils einen Hohlraum 10 über der betreffenden Komponente 7 des Bauelementes, die in dem genannten Beispiel eine Sensorkomponente ist. Weitere Hohlräume können über den übri- gen mit Aussparungen versehenen Bereichen der Struktur 3 vorhanden sein, wie beispielsweise über der links in der Figur 3 eingezeichneten Anschlusskontaktfläche 14. Die Sägestraße 11 bildet mit dem entsprechenden Graben 12 des weiteren Substrates 4 ebenfalls einen Hohlraum.

Nachdem diese Anordnung hergestellt worden ist, wird das Halbleitersubstrat 1 von der Rückseite 6 her gedünnt. Das Halbleitersubstrat 1 kann hierdurch eine restliche Dicke von weniger als 250 ym, typisch weniger als 200 ym, erhalten. Das Dünnen geschieht in einer an sich bekannten Weise zum Beispiel durch Rückschieifen oder Rückätzen oder auch durch eine Kombination dieser Verfahren, insbesondere durch Rückschlei- fen, bis die gewünschte Dicke nahezu erreicht ist, und an ^¬ schließendes Ätzen bis auf die gewünschte Dicke, wobei eine hinreichend glatte rückseitige Außenfläche gebildet wird.

Die Figur 4 zeigt einen Querschnitt gemäß der Figur 3 nachdem von der Rückseite 6 her in dem Halbleitersubstrat 1 ein wei ^¬ terer Graben 13 im Bereich der Sägestraße hergestellt, insbe- sondere mittels DRIE geätzt worden ist. In dem dargestellten Ausführungsbeispiel wurden außerdem Kontaktlöcher 15 zu Anschlusskontaktflächen 14' geätzt. Die Kontaktlöcher 15 sind zur Herstellung von Durchkontaktierungen, so genannter

Through-Substrate-Vias , vorgesehen. Der Graben 13 und die Kontaktlöcher 15 können unabhängig voneinander hergestellt oder auch weggelassen werden.

Die Figur 5 zeigt die Anordnung gemäß der Figur 4, nachdem eine Durchkontaktierung 17 in dem Kontaktloch 15 hergestellt worden ist und das weitere Substrat 4 gedünnt und fast voll ^¬ ständig entfernt worden ist. Die Durchkontaktierung 17 ist mit der Anschlusskontaktfläche 14' verbunden und füllt das Kontaktloch 15 nicht. Die Strukturierung des weiteren Substrates 4 dient dazu, dafür zu sorgen, dass die Struktur 3 des Halbleitersubstrates 1 in dem für die weitere Verwendung der Chips vorgesehenen Umfang freigelegt wird. Der restliche Anteil 16 des weiteren Substrates 4 weist eine Dicke auf, die geringer ist als die maximale Tiefe 20 der Strukturierung, so dass die zum Beispiel als Sensor vorgesehene Komponente 7 und die oberseitig freie Anschlusskontaktfläche 14 von dem rest ^¬ lichen Anteil 16 des weiteren Substrates 4 nicht bedeckt wer ^¬ den . Die für die Durchkontaktierung 17 vorgesehene Anschlusskontaktfläche 14' bleibt von einem restlichen Anteil 16 des wei ^¬ teren Substrates 4 bedeckt, so dass diese Anschlusskontakt ^¬ fläche 14' nach oben mechanisch stabilisiert wird. Falls auch die Anschlusskontaktflächen 14' der Durchkontaktierungen 17 oberseitig direkt elektrisch angeschlossen werden sollen, können an den betreffenden Stellen entsprechende Aussparungen in dem weiteren Substrat 4 (wie bei der links eingezeichneten Anschlusskontaktfläche 14) vorgesehen werden. Wenn wie in dem beschriebenen Ausführungsbeispiel ein Graben 13 in dem Halbleitersubstrat 1 entlang der Sägestraße 11 her ^¬ gestellt wird, werden die Chips bereits durch das Dünnen oder Entfernen des weiteren Substrates 4 vereinzelt, wie in der Figur 5 erkennbar ist. Zur besseren Handhabung der Anordnung beim Dünnen des weiteren Substrates 4 kann auf der Rückseite 6 des Halbleitersubstrates 1 ein Band (grinding tape) oder eine Folie vorübergehend befestigt, vorzugsweise aufgeklebt, werden.

Zur weiteren Erläuterung des Verfahrens zeigen die Figuren 6 und 7 eine Draufsicht auf den Chip eines Halbleitersubstrates 1 vor und nach dem Dünnen. In der Figur 6 sind als Beispiel schematisch Anschlusskontaktflächen 14' für diverse Durchkon- taktierungen, aktive Bereiche 18 und Komponenten 7, zum Beispiel Fotodioden, wiedergegeben. Auf dieser Struktur 3 wird das strukturierte weitere Substrat 4 befestigt. Nachdem das Halbleitersubstrat 1 von der Rückseite her gedünnt worden ist, wird das weitere Substrat 4 größtenteils entfernt. Es bleiben die in der Figur 7 eingezeichneten restlichen Anteile 16 des weiteren Substrates 4 stehen. In dem Beispiel der Figur 7 bleiben die Anschlusskontaktflächen 14' von dem restlichen Anteil 16 des weiteren Substrates 4 bedeckt, so dass die Anschlusskontaktflächen 14', die von der Rückseite her mit Durchkontaktierungen verbunden sein können, mechanisch stabilisiert werden.

Das Verfahren besitzt eine Vielzahl von Vorteilen. Bei dem Verfahren kann eines der an sich bekannten Bond-Verfahren unter Verwendung einer Verbindungsschicht aus Oxid eingesetzt werden, was hohe Prozesstemperaturen erlaubt. Das Entfernen des Handling-Wafers wird wesentlich vereinfacht, da keine Abfolge von Rückschieifen und Rückätzen unter Einsatz von Ätzstoppschichten zur vollständigen Entfernung des Handling- Wafers erforderlich ist, sondern ein mit dem Halbleitersub ^¬ strat verbundener strukturierter Schichtanteil des Handling- Wafers auf dem Halbleitersubstrat belassen werden kann. Das Verfahren ist daher kompatibel mit der Verwendung empfindlicher Schichten im aktiven Bereich, insbesondere für Sensoren Das Dünnen des Halbleitersubstrates kann auf Grund der Ver ^¬ wendung des weiteren Substrates ohne Bruchgefahr erfolgen. Eine Strukturierung der Substrate speziell oder zusätzlich zum Zweck der Festlegung der Sägestraße erlaubt es, den Bereich der Sägestraße zu verkleinern und ein Vereinzeln durch Grabenätzen zu ermöglichen, was Wafer-Grundmaterial einspart und die Herstellungskosten reduziert.

Bezugs zeichenliste

1 Halbleitersubstrat

2 Oberseite des Halbleitersubstrates

3 Struktur der Oberseite des Halbleitersubstrates

4 weiteres Substrat

5 Oberseite des weiteren Substrates

6 Rückseite des Halbleitersubstrates

7 Komponente eines Bauelementes

8 Aussparung

9 weitere Aussparung

10 Hohlraum

11 Sägestraße

12 Graben in dem weiteren Substrat

13 weiterer Graben in dem Halbleitersubstrat

14 Anschlusskontaktfläche für oberseitigen Anschluss 14' Anschlusskontaktfläche für Durchkontaktierung

15 Kontaktloch

16 restlicher Anteil des weiteren Substrates

17 Durchkontaktierung

18 aktiver Bereich

20 maximale Tiefe