Domaine technique L'invention se rattache au domaine de la micro-électronique. Elle vise plus précisément des micro-composants incorporant une ou plusieurs structures capacitives. Ces structures capacitives peuvent tre réalisées à l'intérieur mme du micro-composant, au-dessus de niveaux de métallisation directement reliés aux bornes des transistors ou autre structure conductrice.

Dans ce cas, ces structures peuvent tre utilisées en tant que cellule de mémoire dynamique embarquée (embedded DRAM).

Ces structures capacitives peuvent également tre réalisées au-dessus du dernier niveau de métallisation apparent du micro-composant, et tre utilisées en tant que condensateur, par exemple pour servir de capacité de découplage.

L'invention vise plus précisément la forme et l'agencement des différentes parties de la structure capacitive qui sont déterminées pour augmenter très fortement sa"capacitance", c'est-à-dire sa capacité par unité de surface, et ce sans augmenter trop fortement ni les coûts de fabrication, ni la surface utilisée sur le micro-composant.

Techniques antérieures La réalisation de structures capacitives sur ou à l'intérieur de ce substrat semi- conducteur a déjà fait l'objet de certains développements.

Différentes technologies ont déjà été proposées, notamment celles qui permettent de réaliser des structures capacitives constituées de deux électrodes métalliques, séparées par une couche de matériau diélectrique. Ce type de capacités est généralement qualifié de structure"MIM", pour"Métal Isolant

Métal". L'invention se rattache plus particulièrement à ce type de structure capacitive.

Parmi les solutions existantes, on peut citer celle décrite dans le document FR 2 801 424 correspondant à une structure capacitive dont les électrodes forment des couches métalliques planes. Dans ce cas, la valeur de la capacité du condensateur est essentiellement fonction du type de matériau diélectrique utilisé, ainsi que de la surface en regard des deux électrodes métalliques. Autrement dit, la"capacitance", ou la capacité par unité de surface, est fixée de façon prépondérante par l'épaisseur de la couche isolante et sa permittivité relative. Ainsi, pour augmenter la valeur de capacitance, il est nécessaire soit de choisir des matériaux de très forte permittivité relative, soit de réduire les distances entre les électrodes, avec le risque d'apparition de phénomènes de claquage, notamment lorsque les capacités sont destinées à tre utilisées sous des tensions relativement élevées, supérieures en valeur à la dizaine de volts.

Le Déposant a décrit dans les différentes demandes de brevets français portant les Nos. 02.03442, 02.03444, 02.03445, 02.02461, non encore publiés à la date de dépôt de la présente demande, différentes structures permettant d'augmenter la capacitance d'une structure capacitive, qu'elle soit destinée à former un condensateur ou une cellule de mémoire embarquée. En effet, les cellules de mémoire embarquée dynamique sont généralement, et comme décrit dans le document US 5 155 657, réalisées à partir d'empilements de couches de silicium alternées avec des couches de silicium dopé, par exemple au germanium.

Les sélectivités de gravures différentes pour ces deux types de matériaux permettent d'obtenir des structures arborescentes formant des électrodes dont la surface est relativement importante. Néanmoins, les conductivités de telles électrodes sont limitées, et ne permettent pas de faire fonctionner ces cellules de mémoire à des fréquences importantes, typiquement supérieures à la centaine de Mégahertz environ.

Un objectif de l'inventïon est donc de permettre la réalisation de structures capacitives susceptibles de fonctionner à des fréquences de l'ordre des fréquences des microprocesseurs, avec lesquelles les cellules de mémoire sont destinées à tre associées.

De façon plus générale, un autre objectif de l'invention est de fournir des structures capacitives qui puissent tre réalisées soit sur des niveaux de métallisation intérieurs aux micro-composants, soit encore à des niveaux quasi- extérieurs, en offrant des valeurs de capacitance nettement supérieures aux valeurs habituellement observées.

Exposé de l'invention L'invention concerne donc un procédé de réalisation d'une structure capacitive au dessus d'un niveau de métallisation d'un composant électronique.

Ce procédé comporte les étapes suivantes, consistant au dessus du niveau de métallisation, à : - déposer une couche de matériau de faible permittivité relative ; - déposer une première couche de résine, et à la graver pour la conserver sur des zones situées à l'aplomb des tronçons inférieurs des futurs plots ; - déposer une seconde couche de matériau à faible permittivité relative ; déposer une seconde couche de résine, et à la graver pour la conserver à l'aplomb des zones restantes de la première couche de résine, sur des zones de moindre largeur, en dessous desquelles seront définis les tronçons supérieurs des futurs plots ; - graver cet ensemble de couches de matériau de faible permittivité relative pour définir des plots comportant un tronçon inférieur et un tronçon supérieur de moindre largeur ; - déposer une première couche métallique destinée à former la première électrode, une première couche recouvrant les plots pour adopter une structure en créneaux ;

déposer une couche de matériau diélectrique au dessus de la première couche métallique ; déposer par voie électrolytique une couche de cuivre au dessus de la couche de matériau diélectrique en comblant les creux de la structure en créneau, de manière à former la seconde électrode.

Autrement dit, les plots sont réalisés en effectuant des dépôts successifs de couches de matériaux de faible permittivité relative, entre lesquelles est réalisé le dépôt de couches de résine permettant de protéger le matériau de faible permittivité relative sous-jacent. Les motifs des créneaux sont ainsi obtenus par une unique étape de gravure ce qui simplifie le procédé de fabrication, et assure une parfaite précision de positionnement des différents tronçons des plots. Il est possible d'utiliser des masques dérivés les uns des autres pour les opérations d'élimination des couches de résine situés à différents niveaux de hauteurs.

L'invention, permet donc de réaliser des structures capacitives qui se caractérise en ce que : - la première électrode présente une structure en créneaux, recouvrant la forme d'une pluralité de plots de matériau de faible permittivité relative présents au dessus du niveau de métallisation ; - la couche de matériau diélectrique recouvre la première électrode ; - la seconde électrode recouvre la couche en matériau diélectrique, en comblant les creux de la structure en créneaux, et en présentant sur sa face supérieure un plot de connexion.

Autrement dit, la structure capacitive conforme à l'invention présente une première électrode qui se situe à différents niveaux de hauteur par rapport au niveau de métallisation. Dans les parties basses des créneaux, la première électrode est à proximité du niveau de métallisation, tandis que dans les parties hautes du créneau, la première électrode est séparée du niveau de métallisation par un matériau de faible permittivité relative, c'est-à-dire typiquement inférieure à 2,4.

La première électrode possédant donc une forme ondulée, elle définit donc des zones en creux qui sont épousées par la couche diélectrique la recouvrant.

La seconde électrode présente quant à elle une forme caractéristique puisqu'elle possède une face supérieure sensiblement plane et une face inférieure qui épouse la forme en créneau de la première électrode.

Ainsi, sur une surface unitaire occupée sur le substrat du composant, la surface en regard des électrodes correspond à la surface développée de la structure en créneau qui est nettement supérieure à la surface équivalente de l'électrode qui sera plane. Cette surface en regard est d'autant plus importante que les créneaux ont une hauteur élevée.

Dans une forme préférée de réalisation, les différents plots en matériau de permittivité relative sur lesquels repose la première électrode, sont constitués d'une pluralité de tronçons superposés dans lesquels chaque tronçon présente une largeur inférieure à celle du tronçon sur lequel il repose. Autrement dit, chaque plot formant la structure en créneau présente plusieurs échelons de hauteur définissant à chaque échelon une portion verticale et une portion horizontale pour l'électrode. Le nombre de tronçons superposés peut tre déterminé en fonction de contraintes technologiques. Ainsi, les plots peuvent tre constitués d'un unique tronçon formant des créneaux constitués d'un seul échelon. Ces plots peuvent également comporter deux tronçons superposés, dont celui se trouvant au niveau supérieur est de moindre largeur. L'invention couvre également d'autres variantes dans lesquelles le nombre de tronçons est plus élevé, avec la progression de largeur déjà évoquée.

Avantageusement, en pratique, la seconde électrode est réalisée en cuivre, et obtenue par des procédés électrolytiques, ce qui permet d'obtenir une résistivité inférieure à SpS2. cm. Les avantages d'une très faible résistivité se traduisent notamment par un faible échauffement de la structure capacitive en mode dynamique, ainsi qu'un bon fonctionnement à haute fréquence, d'une conductivité

thermique appréciable. Ces propriétés sont à la fois avantageuses pour les deux électrodes.

Avantageusement, les deux électrodes sont séparées par une couche de matériau diélectrique, qui peut tre déposée soit en couche homogène d'un mme matériau, ou un alliage de plusieurs de ces matériaux.

Parmi ces matériaux, on préférera les oxydes ferroélectriques et/ou pyroélectriques. Parmi ces oxydes métalliques ou ferroélectriques, on connaît le dioxyde d'Hafnium, le pentoxyde de Tantale, le dioxyde de Zirconium, les oxydes de Lanthane, le trioxyde de di-Yttrium, l'alumine, le dioxyde de Titane, ainsi que les titanates et tantalates de Strontium (STO), les titanates de Strontium et Baryum (BST), les Tantalates de Strontium et Bismuth (SBT), ainsi que les titanates de Plomb et de zirconate de Plomb (PZT), les titanates et zirconates de Plomb dopées avec des Lanthanides (PLZT), les nobiates de Strontium et Bismuth (SBN), les tantalates et niobates de Strontium et Bismuth (SBTN), les cuprates de Baryum et Yttrium, les Alcalinoxydes de Manganèse Me2MnO3.

Dans une forme préférée, la couche diélectrique est réalisée par la superposition de couches élémentaires de matériaux différents, formant une structure nanolaminée. Dans ce cas, chacune des couches est de très faible épaisseur, de l'ordre de quelques Angstrôms à quelques centaines d'Angströms.

Avantageusement, la stoechiométrie des matériaux varie d'une couche élémentaire à l'autre dans la structure nanolaminée. Ainsi, en faisant varier la stoechiométrie de chaque couche, on crée des gradients de concentration d'oxygène (et des autres matériaux utilisés), à travers quelques couches atomiques. La variation de structure de bandes de chaque couche élémentaire de la structure nanolaminée a pour conséquence de modifier la structure de bande globale des alliages et des composés d'oxydes ferro-électriques à travers seulement quelques couches atomiques. Ce type de structure nanolaminée comporte donc des alliages ayant des structures de bandes ayant un bande gap supérieur à 5 eV avec une permittivité

relative la plus élevée possible. Les électrodes en contact avec l'oxyde doivent tre laminées de façon à réduire les migrations d'oxygène à travers les couches métalliques. La structure damascène offre un avantage d'intégration pour les alliages d'oxyde métalliques utilisés afin d'obtenir des densités plus élevées. On obtient de la sorte des valeurs de permittivité relative particulièrement importantes, ce qui agit en faveur de l'augmentation de la capacitance.

Description sommaire des figures La manière de réaliser l'invention ainsi que les avantages qui en découlent ressortiront bien de la description et du mode particulier de réalisation qui suit, donné à titre d'exemple non limitatif, à l'appui des figures 1 à 16 annexées, qui sont des représentations schématiques en coupe de la zone supérieure d'un micro- composant électronique, et de la structure capacitive conforme à l'invention, au fur et à mesure des étapes du procédé de réalisation.

Pour faciliter la description du procédé, l'exemple donné par la suite illustre la fabrication d'une structure capacitive au dessus d'un niveau de métallisation, sans représentation des zones avoisinantes.

Il peut donc s'agir d'un niveau de métallisation situé à l'intérieur du micro- composant, ou bien encore, le dernier niveau de métallisation apparent sous la couche de passivation.

Bien entendu, ces schémas ne sont donnés qu'à titre illustratif, et les dimensions des différentes couches et éléments réels intervenant dans l'invention peuvent différer dans la pratique de celles qui sont représentées aux figures, et qui sont, on le répète, uniquement données dans le but de faire comprendre l'invention.

Manière de réaliser l'invention On décrit par la suite un procédé particulier de réalisation qui permet d'obtenir une structure de micro-capacité conforme à l'invention. Certaines étapes

du procédé décrit peuvent néanmoins tre considérées comme accessoires ou simplement utiles et avantageuses, sans tre absolument obligatoires pour rester dans le cadre de l'invention.

Ainsi, une structure capacitive conformément à l'invention peut tre réalisée sur un micro-composant tel qu'illustré à la figure 1. Le substrat (2) de ce micro- composant comprend au moins un niveau de métallisation (3) qui peut tre relié à des zones actives à l'intérieur du micro-composant, ou bien encore à des plots d'interconnexion débouchant sur la face supérieure du substrat. Dans la forme illustrée, il s'agit d'un niveau de métallisation situé au niveau de la face supérieure du substrat, et qui est recouvert d'une couche de passivation (4), typiquement en Si02 ou SiON.

Dans une première étape illustrée à la figure 1, on procède au dépôt d'un matériau de faible permittivité relative. Ce matériau peut typiquement tre celui commercialisé par la Société ASM sous la référence AURORA. Ce dépôt effectué par PECVD (Plasma Chemical Vapor Deposition). Ce dépôt présente une épaisseur de l'ordre de quelques microns. Par la suite, comme illustré à la figure 3, on procède au dépôt d'une couche barrière (6) servant aussi de couche d'arrt et d'action mécanique sur l'état des contraintes dans les couches (5) et (12). Cette couche (6) peut tre typiquement réalisée en carbure ou nitrure de silicium. Cette couche (6) est déposée par PECVD, et présente une épaisseur inférieure au micron, et typiquement de l'ordre de 350 A.

Par la suite, on procède au dépôt d'une couche de résine photopositive, qui peut par exemple tre composée d'une couche anti-réflective type SJR AR14 et d'une résine DUV de l'anglais Deep Ultra Violet, pour UV profond, du type SJR 210.

Par la suite, et comme illustré à la figure 4, cette résine (7) est lithographiée pour tre ensuite éliminée dans les zones (8), donnant accès à certaines portions de la couche barrière (6) qui est ensuite elle-mme éliminée par gravure chimique en

utilisant par exemple un mélange de PFC : 02 : N2 : Ar avec un PFC (Perfluoro carbone) tel que C4F8, C3F8, C2H2F2, utilisant un plasma radio-fréquence.

Par la suite, on procède comme illustré à la figure 5, à une étape de nettoyage permettant d'éliminer les restes de la résine (7), et de nettoyer la surface apparente de la couche de faible permittivité relative (5) dans les zones (9) situées entre les portions restantes de résine (10) dont notamment un procédé à base de plasma de 02 : NH3.

Par la suite, et comme illustré à la figure 6, on procède au dépôt d'une seconde couche (12) de matériau de faible permittivité qui peut tre mais pas obligatoirement identique à la première couche (5) déposée au dessus du niveau de métallisation. Dans le cas où cette seconde couche est également du matériau AURORA, celle-ci est disposée par PECVD et présente une épaisseur typiquement de l'ordre de deux microns.

Par la suite, on procède au dépôt d'une couche de masque dur (13). Cette couche de masque dur comporte plusieurs couches superposée, mais qui ne sont illustrée dans les figures que par une couche unique. La première couche est typiquement réalisée en carbure de silicium. Ce masque dur est utilisé comme barrière de diffusion du matériau de faible permittivité. Ce masque dur peut également comporter une couche de nitrure de silicium (SiN), utilisée pour masquiner les couches situées en dessous. Il peut également comporter une couche d'oxynitrure de silicium (SiON) servant de BARC (Barrier anti reflective coating).

L'ensemble des couches du masque dur (13) est déposé par PECVD, sur une épaisseur de l'ordre de 2000 A.

Par la suite, et comme illustré à la figure 8, on procède au dépôt d'une nouvelle couche de résine (14), composée d'une couche anti-réflective type SJR AR14 et d'une résine DUV du type SJR 210.

Comme illustré à la figure 9, cette résine (14) est ensuite lithographiée pour tre ensuite éliminée en utilisant un motif dérivé de celui qui a servi à définir les motifs de la première couche de résine (6) tel qu'illustré à la figure 4 par une lithographie dite d'auto alignement par rapport à la couche (6) Cette opération permet de définir des zones (15) de la seconde couche de résine (14) qui sont situées à l'aplomb des zones restantes (10) de la première couche de résine (6). Ces zones (15) définissent des espaces (16) à travers lesquels peut, comme illustré à la figure 10, tre gravée la couche de masque dur (13).

Cette gravure permet de laisser apparente la couche supérieure (12) de matériaux de faible permittivité relative. Cette gravure peut avoir lieu en utilisant des mélanges de #4 : ou : N2 : H2 : Ar.

Par la suite, on peut procéder comme illustré à la figure 11 à une gravure des couches (12,5) de matériaux à faible permittivité relative. Cette gravure est anisotrope et s'effectue jusqu'à ce que les zones restantes (10) de la première couche de résine apparaissent pour former le tronçon supérieur (18) et le tronçon inférieur (19) du plot (20). Cette gravure s'effectue en utilisant un mélange de C4F8 : 02 : Ar : N2 : H2 On procède par la suite à un nettoyage par un mélange d'oxygène et d'ammoniaque.

. Par la suite, on procède à l'élimination des zones (21) de masque dur, étant entendu que la couche de SiC du masque dur (13) peut tre conservée dans les zones supérieures. On aboutit alors à une structure telle qu'illustrée à la figure 12 comportant différents plots présentant chacun des échelons de hauteur. Par la suite, comme illustré à la figure 13, on procède au dépôt d'une couche conductrice métallique, destinée à former l'électrode inférieure. Cette couche (22) peut tre déposée par différentes techniques classiques, parmi lesquelles on peut citer la technique de PVD (Plasma Vapor Disposition), E-BEAM, CVD (Chemical Vapor Disposition), ALD (Atomic Layer Disposition), ainsi que les procédés de croissance électrolytiques.

Les matériaux aptes à tre employés pour former cette électrode inférieure (22) peuvent tre choisis dans le groupe comprenant le Tungstène, le Molybdène, le Ruthénium, l'Aluminium, le Titane, le Nickel, la Gallium, le Palladium, le Platine, l'Or, l'Argent, le Niobium, l'Iridium, le dioxyde d'Iridium, le dioxyde de Ruthénium, l'Yttrium, le dioxyde d'Yttrium, ainsi que le Cuivre. L'épaisseur ainsi déposée est typiquement supérieure à 10Â.

Par la suite, toujours comme illustré à la figure 13, on procède au dépôt d'une structure nanolaminée (23), réalisée à partir de différentes couches d'oxydes ferroélectriques.

La première couche, possédant une épaisseur de 5 à 10 À est réalisée à partir de AlX03 x, avec x compris entre O. et 3.

La seconde couche présente une épaisseur de l'ordre de 10 à 15 Â, et est réalisée à partir de Ta,-205-, AI20,, avec z compris entre Oet 2.

La troisième couche d'une épaisseur de l'ordre de 15 à 20 A réalisée à partir de Ti02 AlX 03+y, avec y compris entre Oet3.

La quatrième couche d'une épaisseur de l'ordre de 40 à 100 Â est réalisée à partir de TiOy xTaz 205+z.

La cinquième couche, d'une épaisseur de 60 à 200 A est réalisée à partir de Ti0yïa3. z0z.

'Les sixième, septième et huitième couches sont identiques respectivement aux troisième, deuxième et première couches.

La structure nanolaminée ainsi obtenue présente une épaisseur comprise supérieure à 50 Å, et présente une permittivité de l'ordre comprise entre 3 et 12.

Bien entendu, la structure nanolaminée (23) décrite ci-avant est un exemple non limitatif et dans laquelle certains éléments peuvent tre substitués sans sortir du cadre de l'invention.

Par la suite et comme illustré à la figure 14, on procède au dépôt d'une couche barrière à la diffusion de l'oxygène (24). Cette couche barrière à la

diffusion peut faire également office de couche amorce pour le dépôt des couches supérieures. Cette couche sert également à améliorer la résistance à l'électromigration et à la diffusion de l'oxygène. Cette couche peut tre déposée par une technique de dépôt de couches atomiques (ALD). Une telle technique confère une très bonne uniformité d'épaisseur et une excellente intégrité à cette couche barrière à la diffusion (24). Les matériaux susceptibles d'tre utilisés pour réaliser cette couche barrière à la diffusion peuvent tre du nitrure de Titane ou du nitrure de Tungstène, du nitrure de Tantale ou bien encore un des matériaux suivants : TaAlN, TiAlN, MoN, CoW, TaSiN.. On dépose par la suite une couche d'amorce pour déposer un métal par électrolyse tel que du cuivre.

Par la suite, comme illustré à la figure 15, on procède à un dépôt électrolytique de cuivre. Ce dépôt présente des zones (26) comblant les espaces entre plots (20) et il est effectué sur une épaisseur permettant de recouvrir l'intégralité de la couche amorce (25) et donc l'ensemble des plots (20). Ce dépôt possède une face supérieure plane (27) qui servira à définir le plot de connexion à la seconde électrode.

Par la suite et comme illustré à la figure 16, on procède au dépôt de couches (29,30) typiquement en BCB, en Parylène permettant de définir un logement central à l'intérieur duquel est réalisé un second dépôt électrolytique de cuivre (31) définissant le plot de connexion (32).

Ce plot de connexion peut recevoir une couche de passivation, typiquement en chrome ou en nickel ou en un alliage de Nickel Vanadium ou de TiN ou bien de TaN ou de WN.

A titre d'exemple, la capacité illustrée à la figure 16 peut présenter une capacitance de l'ordre de 100 nanoFarad par millimètre carré.

La structure conforme à l'invention présente de multiples avantages, notamment celui d'offrir une capacitance élevée, ce qui la destine à de multiples

applications, notamment à la réalisation de cellules de mémoire dynamique intégrée dans un micro-composant tel qu'un microprocesseur ou bien encore en tant que condensateur, et typiquement de condensateur de découplage utilisé dans les montages de filtrage.