以下、本発明の実施の形態について図面を� ��照して詳細に説明する。 
 (第1の実施の形態)
 図1は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式断面図で� �る。 
 図1に表したように、本発明の第1の実施形� �の不揮発性記憶装置10においては、基板105と 、基板105の主面106の上に設けられた第1の電� �110と、第1の電極110と対向して設けられた第2 の電極120と、第1の電極110と第2の電極120との� ��に設けられた記憶部200と、を備えている。

 基板105には、例えばシリコン基板を用いる� ��とができ、不揮発性記憶装置を駆動する駆� ��回路を設けることもできる。 
 第1の電極110、第2の電極120には、例えば、� �ングステン、タングステンシリサイド、タ� �グステンナイトライド等を用いることがで� �る。 
 また、記憶部200としては、例えば、印加す� ��電圧または電流によって電気抵抗値が変化� ��る、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 そして、記憶部200の第1の電極110に対向す る第1の記憶部面210の面積、または、記憶部20 0の第2の電極120に対向する第2の記憶部面220の 面積少なくともいずれかは、第1の電極110と� �2の電極120とが対向するクロス面130の面積よ� ��小さく設定されている。

 また、記憶部200は、図1に表されているよう に、例えば、間隔を置いて設けられた複数の 領域を有しており、その複数の領域に挟まれ るように(記憶部200の内側に)、絶縁部160を設� ��ることができる。 
 また、第1の電極110と第2の電極120とが対向� �る部分以外の領域には、素子間分離絶縁部15 0が設けられている。 
 これら、絶縁部160と素子間分離絶縁部150に� ��、例えば、電気抵抗の高い酸化珪素(SiO ₂ )等を用いることができる。ただし、これに� �らず、絶縁部160と素子間分離絶縁部150には� �記憶部200の電気抵抗より高い各種の材料を� �いることができる。例えば、記憶部200とし� �、印加電圧によって電気抵抗が変化する材� �を用いた場合、その印加電圧領域において� �記憶部200の電気抵抗より高く、また電気抵� �が変化しない材料を用いれば良い。また、� �憶部200として相転移材料を用いた場合にも� �複数の相における記憶部200の電気抵抗より� �い電気抵抗を有する材料を用いれば良い。

 以下、詳しく説明する。 
 図2は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式図である� � 
 なお、図2以降の各図については、既出の図 に関して前述したものと同様の要素には同一 の符号を付して詳細な説明は適宜省略する。

 図2(a)は、第1の実施形態に係る不揮発性記� �装置の構成を例示する模式斜視図である。� �2(a)、(b)においては、素子間分離絶縁部150は� ��略されて描かれている。 
 図2(a)に表したように、本発明の第1の実施� �態の不揮発性記憶装置10においては、基板105 の主面106の上に、X軸方向に延在する帯状の� �1の電極110が設けられている。そして、基板1 05に平行な面内でX軸と直交するY軸方向に延� �する帯状の第2の電極120が、第1の電極110に対 向して設けられている。

 なお、図2(a)、(b)においては、第1の電極11 0と第2の電極120とは、それぞれ4本ずつ設けら れている例が示されているが、これには限ら ず、第1の電極110と第2の電極120の数は任意で� ��る。そして、一例に、第1の電極110をビット 配線(BL)、第2の電極120をワード線(WL)と、それ ぞれ言う。但し、この場合、第1の電極110を� �ード線(WL)、第2の電極120をビット線(BL)とし� �も良い。

 そして、第1の電極110と第2の電極120の間� �記憶部200が挟まれている。すなわち、不揮� �性記憶装置10では、ビット配線とワード配線 が三次元的に交差して形成される両者の間の 部分(クロスポイント)に記憶部200が設けられ� ��いる。そして、第1の電極110に与える電位と 第2の電極に与える電位の組み合わせによっ� �、各記憶部200に印加される電圧が変化し、� �の時の記憶部200の特性によって、情報を記� �することができる。この時、記憶部200に印� �される電圧の極性に方向性を持たせるため� �、例えば整流特性を有するスイッチング素� �部140を設けることができる。スイッチング� �子部140には、例えば、PINダイオードやMIM(Meta l-Insulator-Metal)素子などを用いることができる 。図1や図2(a)では、スイッチング素子部140が� ��第1の電極110と記憶部200の間に設けられてい る例を示しているが、スイッチング素子部140 は、第2の電極120と記憶部200の間に設けても� �い。また、スイッチング素子部140は、第1の� ��極110と第2の電極120とが対向する領域以外の 領域に設けても良い。

 また、第1の電極110とスイッチング素子部 140との間、スイッチング素子部140と記憶部200 との間、記憶部200と第2の電極120との間のそ� �ぞれに、図示しないバリアメタル層を設け� �こともできる。バリアメタル層としては、� �タン(Ti)、窒化チタン(TiN)等を用いることが� �きる。なお、1つの第1の電極110と1つの第2の� ��極120とが三次元的に交差して形成される両� ��間の領域に設けられた1つの記憶部200(及び� �イッチング素子部140)が1つの要素であり、セ ルと言う。

 図2(b)は、第1の実施形態に係る不揮発性� �憶装置の構成を例示する模式平面図である� �すなわち、X軸及びY軸と直交するZ軸方向か� �みた時の模式平面図である。図2(b)に表した� ��うに、不揮発性記憶装置10において、第1の� ��極110(例:ビット配線、以下略する。)と第2の 電極120(例:ワード配線、以下略する。)とが対 向し形成される各々の電極の領域を、クロス 面130と言うことにする。ここでは、第1の電� �110と第2の電極120とは、三次元的に交差する� ��とで、各々、互いに対向するクロス面130を� ��している。図2(b)の平面図において、クロス 面130は、Z軸方向から見て、第1の電極110と第2 の電極120とのクロス面130が略重なった状態で あることを示すものである。

 図3は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式図である� � 
 図3(a)は、第1の実施形態に係る不揮発性記� �装置10の構成を例示する模式斜視図である。 図3(a)は、図1と図2に例示した不揮発性記憶装 置10の1つのセルを部分的に例示している。な お、図3においては、素子間分離絶縁部150及� �絶縁部160は省略されて描かれている。

 図3(b)は、1つのセルにおける記憶部200の構� �を例示している。図3(b)に表したように、本� ��明の第1の実施形態の不揮発性記憶装置10に� ��いては、記憶部200は、第1の電極110に対向す る第1の記憶部面210では、クロス面130と同じ� �状(同じ面積)を有している。一方、記憶部200 は、第2の電極120に対向する第2の記憶部面220� ��は、図3(a)に表したクロス面130において、第 1の電極110の配線幅方向(前述のY軸方向)での� �部の位置(即ち、各々、第1の端部111と第2の� �部112に寄った位置)に、それぞれ対応する、� ��1の側壁部221と第2の側壁部222を有している� � 
 本具体例では、第1の側壁部221及び第2の側� �部222は、X軸方向(すなわち、第1の電極110の� �在方向)に沿って設けられている。ただし、� ��述するように、Y軸方向に沿って設けられて も良い。また、第1の側壁部221と第2の側壁部2 22とは互いに対向して設けることができる。

 このように、第1の側壁部221と、第2の側� �部222とは、クロス面130に対して平行な方向� �対向して設けられている。具体的には、記� �部200において、第1の側壁部221と第2の側壁部 222は、クロス面130と交差する方向に沿うよう に延在して設けられている。

 図3(c)は、1つのセルにおける、クロス面13 0と記憶部200との関係を例示している。すな� �ち、記憶部200の第1の電極110に対向する第1の 記憶部面210、及び、記憶部200の第2の電極120� �対向する第2の記憶部面220を抜き出して描い� ��ものである。図3(c)に表したように、第1の� �施形態に係る不揮発性記憶装置10においては 、第2の電極120に対向する第2の記憶部面220で� ��、記憶部200は、第1の側壁部221の上面221aと� �第2の側壁部222の上面222aとを有しており、こ れら第1の側壁部221の上面221aと、第2の側壁部 222の上面222aと、の合計の面積は、各々クロ� �面130の面積より小さい。そして、第1の側壁� ��221と第2の側壁部222の間は、図1に表したよ� �に、絶縁部160で満たされている。

 すなわち、記憶部200の第2の電極120に面する 第2の記憶部面220の面積が、第1の電極110と第2 の電極120とが対向して形成する各々のクロス 面130の面積より小さい。すなわち、基板105の 主面106に平行な面における記憶部200の断面積 が、第1の電極110と第2の電極120とが対向して� ��成する各々のクロス面130の面積より小さい� �� 
 これにより、第1の実施形態の不揮発性記憶 装置10は、記憶部200を流れる電流を低減し、� ��消費電力化が実現できる。

 発明者の検討によると、クロスポイント� ��不揮発性記憶素子において、記憶部200を流� ��る電流値は、記憶部200の電流が流れる方向� ��断面積と強い相関があることが分かった。� ��えば、与える電圧によって抵抗値が変化す� ��抵抗変化材料を記憶部200として用いた場合� ��記憶部200のオフ状態(高抵抗状態)の電流(リ� ��ット電流)は、記憶部200の断面積に大きく依 存する。従って、記憶部200の断面積が小さく なれば、オフ状態を読み込む際のリード電流 が小さくなるために、不揮発性記憶装置の消 費電力を低減することが出来る。

 また、オン状態(低抵抗状態)の電流も、� �憶部200の断面積に大きく依存する。すなわ� �、オン状態における電流経路になるといわ� �ているフィラメントの数が記憶部200の面積� �依存し、記憶部200の断面積が小さい方がフ� �ラメントの数が減少し、オン状態の抵抗値� �下がると考えられる。従って、記憶部200の� �面積が小さくなれば、オン状態の電流も小� �くなりに、不揮発性記憶装置の消費電力を� �減することが出来る。

 また、記憶部200への電流の流入経路とな� ��、記憶部200の第1の電極110に対向する第1の� �憶部面210の面積や、記憶部200の第2の電極120� ��面する第2の記憶部面220の面積を小さくする と、記憶部200を流れる電流を小さくでき、不 揮発性記憶装置の消費電力を低減することが 出来る。

 本発明の第1の実施形態の不揮発性記憶装 置10では、記憶部200の第2の電極120に面する第 2の記憶部面220の面積が、第1の電極110と第2の 電極120とが対向して形成するクロス面130の面 積より小さく設定されている。このため、記 憶部200の電流経路となる記憶部200の断面積が 第2の記憶部面220において小さくなる。これ� �より、不揮発性記憶装置10は、記憶部200を流 れる電流を低減し、低消費電力化が実現でき る。

 (比較例)
 以下、比較例の不揮発性記憶装置について� ��明する。 
 図4は、比較例の不揮発性記憶装置の構成を 例示する模式図である。 
 図4(a)は、比較例の不揮発性記憶装置の構成 を例示する模式断面である。図4(a)に表した� �うに、比較例の不揮発性記憶装置90において は、基板105と、基板105の上に設けられた第1� �電極110と、第1の電極110と対向して設けられ� ��第2の電極120と、第1の電極110と第2の電極120� ��に挟持された記憶部200と、を備えている。� �
 そして、記憶部200の第1の電極110に対向する 第1の記憶部面210の面積と、記憶部200の第2の� ��極120に対向する第2の記憶部面220の面積は、 第1の電極110と第2の電極120とが対向して形成� ��るクロス面130の面積と実質的に同一とされ� ��いる。すなわち、図1における絶縁部160が設 けられていない。

 図4(b)は、比較例の不揮発性記憶装置90の1 つのセルにおける、記憶部200の構成を例示し ている。図4(b)に表したように、比較例の不� �発性記憶装置90においては、記憶部200は、第 1の電極110と第2の電極120とが対向して形成す� ��クロス面130を上面と下面とした直方体とな� ��ている。

 図4(c)は、1つのセルにおける、クロス面130� �記憶部200との関係を例示している。すなわ� �、記憶部200の第1の電極110に対向する第1の記 憶部面210、及び、記憶部200の第2の電極120に� �向する第2の記憶部面220を抜き出して描いた� ��のである。図4(c)に表したように、比較例の 不揮発性記憶装置90では、第1の記憶部面210の 面積も、第2の記憶部面220の面積も、第1の電� ��110と第2の電極120とが対向して形成するクロ ス面130の面積と実質的に同一とされている。  
 すなわち、比較例の不揮発性記憶装置90に� �いては、記憶部200の断面形状は、第1の電極1 10と第2の電極120とが対向して形成するクロス 面130と実質的に同一である。このため、記憶 部200の電流経路となる断面積は、クロス面130 と実質的に同じであり、電流値が大きい。ま た、このため、消費電力も大きくなる。

 これに対し、図1~図3に例示した本実施形� ��の不揮発性記憶装置10では、記憶部200の断� �積が、クロス面130の面積より小さい。また� �記憶部200の第1の記憶部面210の面積と、第2の 記憶部面220の面積の少なくともいずれかがク ロス面130の面積より小さい。このため、比較 例に比べて、電流値が小さく、結果として、 消費電力を小さくできる。

 図5は、本発明の第1の実施形態に係る不揮� �性記憶装置の変形例の構成を例示する模式� �である。 
 図5は、第1の実施形態に係る不揮発性記憶� �置10おける1つのセル部分の記憶部200の各種� �変形例を例示する模式斜視図であり、他の� �分は省略して描かれている。 
 図5(a)に表したように、第1の実施形態に係� �不揮発性記憶装置10おける記憶部200は、上下 方向(層厚方向)の全領域に渡って、クロス面1 30の第1の電極110の第1の端部111と第2の端部112� ��それぞれ対応する、第1の側壁部221と第2の� �壁部222を有している。すなわち、第1の記憶� ��面210の面積も、第2の記憶部面220の面積も、 クロス面130の面積より小さい。そして、第1� �側壁部221と第2の側壁部222の間は、図示しな� ��絶縁部160で満たされている。 
 これにより、第1の実施形態の不揮発性記憶 装置10は、記憶部200を流れる電流を低減し、� ��消費電力化が実現できる。

 また、記憶部200の形状は、図3(b)に例示した 形状を各種変形したものでも良い。すなわち 、図5(b)に表したように、第1の記憶部面210側� ��実質的にクロス面130と同じ面積を有する部� ��の層厚t ₁ と、第2の記憶部面220側の第1の側壁部221と第2 の側壁部222の層厚t ₂ の比率を種々変更したものでも良い。(但し� �t ₂ =0を除く。すなわち、記憶部200の層厚t _m の全てに渡って、記憶部200の断面がクロス面 130と実質的に同一になる条件を除く)なお、� �5(a)に例示した構成は、図5(b)に例示した構成 において、t ₁ =0とした構成である。

 この他、図5(c)に表したように、第5(a)に� �示した記憶部200の第1の側壁部221と第2の側壁 部222との設置方向をZ軸を中心にして90度回転 した構成でも良い。この場合、図5(a)に例示� �た記憶部200の第1の側壁部221と第2の側壁部222 は、第1の電極110の配線幅方向(前述のY軸方向 )に沿うようにして設けられることになる。� �た、図5(d)に表したように、クロス面130を上� ��と下面とする直方体の4つの側壁部に記憶部 200を設け、その内部に図示しない絶縁部160を 設けた構成でも良い(この時、記憶部200は環� �形状の1種となっている)。このように、記憶 部200として、クロス面130を上面と下面とする 柱状体の側壁部に記憶部200を設け、その内部 (の一部)に絶縁部160を設けることにより、記� ��部200の断面積を各々のクロス面130の面積よ� ��小さくすることができ、これにより、第1の 実施形態の不揮発性記憶装置10は、記憶部200� ��流れる電流を低減し、低消費電力化が実現� ��きる。

 さらに、クロス面130を上面と下面とする� ��状体の内部領域に記憶部200を設け、その柱� ��体の周辺(の一部)に絶縁部160(または素子間� ��離絶縁膜159)を設けることにより、記憶部200 の第1の記憶部面210と第2の記憶部面220の少な� ��ともいずれかの面積を、各々のクロス面130� ��面積より小さくすることもできる。

 図6は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式図である� � 
 図6は、第1の実施形態に係る不揮発性記憶� �置10おける1つのセル部分の記憶部200の各種� �構成を例示する模式斜視図である。なお、� �縁部160、素子間分離絶縁部150等は省略され� �描かれている。

 図6(a)~(m)に例示したように、記憶部200の� �1の記憶面(例えば、図6において上面)と第2の 記憶面(例えば、図6において下面)の少なくと もいずれかは、各々のクロス面130に対して垂 直な方向からみたときに、クロス面130の端部 よりもクロス面130の内側に後退した端部を有 するものとすることができる。

 図6(a)に表したように、第1の実施形態に係� �不揮発性記憶装置10においては、記憶部200は 、クロス面130を上面と下面とする直方体(柱� �体)のY方向の略中心部の位置にあって、X方� �に沿った層状の形状を有して配置されても� �い。つまり、この場合、記憶部200の上面と� �面は、Y方向に沿ってクロス面130の端部より� ��クロス面130の内側に後退した端部を有する� �� 
 一方、図6(b)に表したように、図6(a)に例示� �た記憶部200のZ方向の中心部を細らせた形状� ��しても良い。また、図6(c)に表したように、 記憶部200のZ方向の中心部を細らせ、さらに� �第1の記憶部面210と第2の記憶部面220の近傍で 細らせた形状としても良い。

 また、図6(d)~(f)に表したように、図6(a)~(c)に 例示した記憶部200の形状・配置を、それぞれ 、Z軸を中心に90度回転した形状・配置として も良い。 
 この場合、図6(a)~(c)に例示した形状の記憶� �200は、第1の電極110の配線方向(前述のY軸方� �)に沿うようにして設けられることになる。

 さらに、図6(g)に表したように、X方向とY� ��向の両方の中心部に配置した記憶部200の形� ��としても良い。つまりこの場合、記憶部200� ��上面と下面は、その全周にわたって、クロ� ��面130の端部よりもクロス面130の内側に後退� ��た端部を有する。また、図6(h)に表したよう に、図6(g)に例示した記憶部200のZ方向の中心� ��を細らせた形状としても良い。また、図6(i) に表したように、記憶部200のZ方向の中心部� �細らせ、さらに、第1の記憶部面210と第2の記 憶部面220の近傍で細らせた形状としても良い 。

 さらに、図6(j)~(m)に表したように、記憶部20 0は、Z方向に対してテーパを持った形状・配� ��としても良い。ここでは、記憶部200は、第1 の記憶部面210と第2の記憶部面220の一方が、� �れらのうちの他方の面積よりも小さく、か� �Z軸方向に平行な断面が、一方から他方にか� ��て徐々に細っていくような形状を有するも� ��とする。すなわち、記憶部200の膜厚方向に� ��直な平面で、記憶部200を切断した時の面積� ��、膜厚方向で変化している。すなわち、記� ��部200をクロス面130と交差する方向に切断し� ��時の断面積は、クロス面130と交差する方向� ��変化している。そして、記憶部200の膜厚方� ��に垂直な平面で、記憶部200を切断した時の� ��積は、第1の電極110と第2の電極120との間の� �心部で狭い。
 図6(j)であれば、記憶部200において、クロス 面130に対して、第1の記憶部面210は、第1の電� ��110のクロス面130と同等の面積であり、それ� ��、Z軸方向に沿って断面が徐々に細り、第2� �記憶部面220の面積は、第1の記憶部面210の面� ��よりも小さくなっている(即ち、第2の記憶� �面220の面積は、第2の電極120のクロス面130よ� ��も小さくなる。)。 
 また、図6(k)であれば、記憶部200において、 第1の記憶部面210は第1の電極110のクロス面130� ��りも面積が小さく、それが、Z軸方向におい て徐々に細り、第2の記憶部面220の面積は、� �1の記憶部面210の面積よりも小さくなってい� ��。また、図6(k)は、図6(j)に比べ、よりクロ� �面130の内側に後退していて、記憶部200の大� �さ(体積)が小さいものとなっている。 
 また、図6(l)は図6(j)と、また、図6(m)は図6(k) と比べ、記憶部200の形状は略同等であってよ いが、各々、Z軸方向における位置関係が互� �に逆となるように配置されているものであ� �。即ち、第1の電極110及び第2の電極120の各ク ロス面130に対して、第1の記憶部面210及び第2� ��記憶部面220の位置関係が逆となっているも� ��である。

 図7は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式図である� � 
 図7は、第1の実施形態に係る不揮発性記憶� �置10おける1つのセル部分の記憶部200の各種� �形状を例示している。なお、図7の一部の図� ��では、絶縁部160、素子間分離絶縁部150等は� ��略されて描かれている。

 図7(a)は、記憶部200の一例の模式斜視図で ある。図7(a)に表したように、第1の実施形態� ��係る不揮発性記憶装置10においては、記憶� �200は、クロス面130を上面と下面とする(直方� ��)柱状体の内部に設けられた、Z軸に実質的� �平行な軸を有した環状柱の形状・配置とし� �も良い。図7(b)と(c)は、図7(a)に例示した記憶 部200のA-A方向断面図である。図7(b)に例示し� �ように、記憶部200は、環状柱の外壁部をク� �ス面130の端部と実質的に同じとし、その内� �に絶縁部160を設けた構成としても良い。ま� �、図7(c)に表したように、記憶部200は、環状� ��の外壁をクロス面130より小さくし(内側とし )、環状柱の内部に絶縁部160を設けた構成と� �ても良い。なお、これらの場合において、� �ロス面130を上面と下面とした直方体の側面� �環状柱の外壁との間の領域には、絶縁部160� �たは素子間分離絶縁部150を設けることがで� �る。さらに、図7(d)、(e)に表したように、図7 (b)、(c)に例示した環状柱の記憶部200を、層厚 (Z軸)の全ての領域に渡って環状とした構成で も良い。

 また、図7(f)、(g)に表したように、記憶部200 は、Z軸方向にテーパを持った環状柱として� �良い。 
 ここでは、記憶部200は、クロス面130に対し� ��、第1の記憶部面210と第2の記憶部面220が環� �を有し、それらの一方が他方の面積よりも� �さく、かつZ軸方向に平行な断面が一方から� ��方にかけて徐々に細っていくような形状を� ��するものとする。  図7(f)であれば、記憶� �200は、環状であって、Z軸方向に沿い、第2の 記憶部面220から第1の記憶部面210にかけて、� �の環状柱が徐々に細るようにテーパをなし� �いる。ここでは、第1の記憶部面210の面積は� ��第2の記憶部面220の面積よりも小さくなって いる。 
 図7(g)であれば、記憶部200は、環状であって 、Z軸方向に沿い、第1の記憶部面210から第2の 記憶部面220にかけて、その環状柱が徐々に細 るようにテーパをなしている。ここでは、第 2の記憶部面220の面積は、第1の記憶部面210の� ��積よりも小さくなっている。 
 また、図7(f)と図7(g)は、記憶部200の形状は� �同等であってよいが、各々、Z軸方向におけ� ��位置関係が互いに逆となるように配置され� ��いるものである。即ち、第1の電極110及び第 2の電極120の各クロス面130に対して、第1の記� ��部面210及び第2の記憶部面220の位置関係が逆 となっているものである。なお、これらの場 合、記憶部200をクロス面130と交差する方向に 切断した時の断面積は、クロス面130と交差す る方向で変化している。

 さらには、図7(h)に表したように、第1の実� �形態に係る不揮発性記憶装置10においては、 記憶部200は、クロス面130を上面と下面とする 直方体(柱状体)の内部に設けられた、Z軸に実 質的に平行な軸を持った円柱(楕円柱、多角� �)の形状・配置としても良い。そして、図7(i) 、(j)に表したように、図7(h)に例示した略円� �状(多角形柱状)の形状を、Z軸方向にテーパ� �持たせた形状に変形したものでも良い。ま� �、図7(k)、(l)に表したように、図7(h)に例示し た円柱(楕円柱、多角柱)において、Z軸方向の 中心部で径が大きくした形状、または、小さ くした形状としてもよい。また、それらをさ らに、Z軸方向にテーパを持たせた形状とし� �も良い(図示しない)。なお、これらの場合、 記憶部200をクロス面130と交差する方向に切断 した時の断面積は、クロス面130と交差する方 向で変化している。 
 なお、図7(h)~(l)に例示した記憶部200の構造� �、例えば、素子間分離絶縁部150に独立した� �(スルーホール)を設けてその内部の全てを記 憶部200となる材料で充填する方法によっても 得られる。この場合、X軸方向とY軸方向の二� ��元での位置合わせを行いながらスルーホー� ��を形成し、その内部に記憶部200となる材料� ��充填することになる。また、後述するよう� ��、記憶部200の側壁をエッチングして後退さ� ��る方法によって、図7(h)~(l)に例示した構造� �得ることもができる。この方法によれば、� �述のような二次元での位置合わせ等が特に� �要でないので、より高精度、及び、より高� �積度の、図7(h)~(l)に例示した構造を得ること が出来る。

 また、図7(m)に表したように、第1の実施� �態に係る不揮発性記憶装置10においては、記 憶部200は、クロス面130を上面と下面とする(� �方体)柱状体の内部に設けられた、Z軸の方向 に開口した多数の柱状の形状・配置としても 良い。

 例えば、多数の柱状の空間が、記憶部200� ��なる材料以外の材料で埋め込まれたり、ま� ��は、空隙とされたもの、を記憶層200となる� ��料で取り囲んだ構造を用いることができる� ��なお、このような構造は、例えば、カーボ� ��ナノチューブをクロス面130に対して垂直方� ��に形成し、それ以外の領域を記憶部200とな� ��材料で埋め込み、その後、カーボンナノチ� ��ーブを例えば酸素プラズマで除去すること� ��形成することができる。なお、この後、カ� ��ボンナノチューブを除去した部分に、絶縁� ��160または素子間分離絶縁部150を設けること� ��できるが、これを省略して、そのまま中空� ��態としておいても良い。

 なお、図7(m)では、多数の柱状の形状の軸 がZ軸方向に略平行である場合が例示されて� �るが、例えば、図7(n)に例示したように、柱� ��の形状の軸は、Z軸に対して傾斜していても 良い。また、図7(o)に例示したように、多数� �柱状のそれぞれにおいて軸が異なる向きに� �斜していても良い。

 さらに、記憶部200は、第1の電極110及び第 2の電極120の少なくともいずれかに開口した� �数の柱状構造体を含むことができる。すな� �ち、図7(m)~(o)に例示した柱状の形状自体が、 記憶部200となる材料で構成される例である。 この時も、柱状構造体の軸は、クロス面130に 対して垂直にすることもできるし、傾斜させ ることもできる。例えば、記憶層200となる複 数の柱状構造体の軸方向は、Z軸方向に対し� �傾斜することで、第1の電極110と第2の電極120 との間に流れる電流経路を、単純な直線方向 でなく、傾斜した方向とすることで連流経路 を長くし、安定した抵抗変化状態を実現しつ つ、記憶部200の実質的な面積を小さくするこ とができる。

 この時、この柱状構造体のそれぞれが、� ��1の電極110と第2の電極120に必ずしも接触し� �いなくても良く、柱状構造体のいくつかが� �なって、第1の電極110と第2の電極120との間に 電流が流れる経路を形成するように設けられ ても良い。なお、柱状構造体の長さや太さは 互いに異なっていても良い。

 このような構造の場合、カーボンナノチ� ��ーブを含む材料を記憶層200に用いることが� ��きる。このような柱状構造体を作製するに� ��、カーボンナノチューブを絶縁材料に混合� ��たものを第1の電極110と第2の電極120との間� �挟んだ構造を採用することができる。その� �、適切な熱処理により、カーボンナノチュ� �ブの構造を抵抗率が大きくなるように変化� �せる。カーボンナノチューブの形成方法は� �アークプラズマやマイクロ波プラズマを用� �たり、メタノール、エタノール等各種溶媒� �カーボンナノチューブが解けた溶液を焼結� �乾燥させて形成してもよい。カーボンナノ� �ューブは細い柱状形状を有しており、柱状� �状の軸がランダムな方向に向いた状態で、� �縁材料中に混在させられる。

 すなわち、図7(o)に例示したように、多数 の柱状のそれぞれにおいて軸が異なる向きに 傾斜した構造の記憶層200が得られる。これに より、記憶層200において、安定した抵抗変化 が実現できる。この場合も、記憶層200の面積 はクロス面130の面積よりも小さくなり、記憶 部200を流れる電流を低減し、消費電力を抑制 することができる。

 これらいずれの場合も、記憶部200の第1の 電極110に対向する第1の記憶部面210の面積、� �び、記憶部200の第2の電極120に対向する第2の 記憶部面220の面積の、少なくともいずれかは 、第1の電極110と第2の電極120とが対向して形� ��するクロス面130の面積より小さい。すなわ� ��、記憶部200の断面積は、クロス面130の面積� ��り小さい。これにより、第1の実施形態の不 揮発性記憶装置10は、記憶部200を流れる電流� ��低減し、消費電力を抑制することができる� ��

 また、本実施形態に係る不揮発性記憶装置1 0は、記憶部200をZ軸方向に複数積層した構成� ��することができる。 
 図8は、本発明の第1の実施形態に係る不揮� �性記憶装置の構成を例示する模式斜視図で� �る。 
 図8(a)に表したように、第1の実施形態に係� �不揮発性記憶装置12においては、記憶部200は 、2層構造とされている。すなわち、基板105� �、基板105の主面106の上に設けられた1層目の� ��1の電極110aと、1層目の第1の電極110aと対向� �て設けられた1層目の第2の電極120aと、1層目� ��第1の電極110aと1層目の第2の電極120aとに挟� �された1層目の記憶部200aと、を備えている。 これらが、1層目の不揮発性記憶装置10aとな� �。さらに、1層目の第2の電極120aを2層目の第1 の電極110bとし、その上に2層目の記憶部200bが 設けられ、その上に2層目の第2の電極120bが設 けられている。これらが、2層目の不揮発性� �憶装置10bとなる。また、それぞれの層には� �スイッチング素子部140a、140bが設けられてい る。 
 そして、1層目の記憶部200aと2層目の記憶部2 00bの少なくともいずれかは、それぞれ、1層� �の第1の電極110aと1層目の第2の電極120aとが対 向して形成するクロス面130a、2層目の第1の電 極110b(この場合、1層目の第2の電極120aと同一) と2層目の第2の電極120bとが対向して形成する クロス面130bの面積より小さく設定されてい� �。これにより、記憶部200の断面積をクロス� �の面積より小さくでき、記憶部200流れる電� �を低減し、低消費電力の不揮発性記憶装置� �実現できる。

 また、図8(b)に表したように、第1の実施� �態に係る不揮発性記憶装置13においては、記 憶部200は、3層構造とされている。この場合� �、記憶部200の断面積をクロス面130の面積よ� �小さくでき、記憶部200流れる電流を低減し� �低消費電力の不揮発性記憶装置が実現でき� �。

 なお、図8(a)、(b)では、それぞれ記憶部200 が2層と3層に積層された場合を例示したが、4 層以上でも良い。また、上記においては、隣 接する層において、第1の電極と第2の電極と� ��兼用される場合を例示したが、それには制� ��されず、各層の間に絶縁層を設け、層毎に� ��の第1の電極と第2の電極とを独立して設け� �も良い。

 また、本実施形態の不揮発性記憶装置に� ��いて、その記憶部200には、印加する電圧に� ��って抵抗値が変化する抵抗変化素子の他、� ��えば、カルコゲナイド系材料を用いジュー� ��熱で非晶相と結晶相とを切り替える相転移� ��子等、各種の構成の素子を用いることがで� ��る。

 図4に例示した比較例の不揮発性記憶装置 90の場合、第1の電極110及び第2の電極120の幅� �、加工可能な最小線幅とした場合、記憶部20 0の幅(断面積)も加工可能な最小線幅の大きさ となっており、このため、記憶部200の断面積 は、クロス面130の面積と実質的に同じであっ た。これに対し、本発明の第1の実施形態に� �る不揮発性記憶装置10、12、13では、第1の電� ��110及び第2の電極120の幅が、加工可能な最小 線幅とした場合においても、記憶部200の幅(� �きさ、断面積)が、その最小線幅より小さく� ��定することを可能としている。

 (第2の実施の形態)
 以下、本発明の第2の実施の形態の不揮発性 記憶装置の製造方法について説明する。 
 図9は、本発明の第2の実施形態に係る不揮� �性記憶装置の製造方法を例示するフローチ� �ート図である。

 図9に表したように、本発明の第2の実施形� �に係る不揮発性記憶装置の製造方法では、� �ず、基板105の上に第1の電極110を形成する(ス テップS110)。すなわち、基板105の上に第1の電 極110となる第1の導電膜119を成膜し、所定の� �状にパターニングする。この際、スイッチ� �グ素子部140の形成も同時に行っても良い。 
 ここで、第1の電極110の材料には、例えば、 タングステン、タングステンシリサイド、タ ングステンナイトライド等を用いることがで きる。

 そして、基板105と第1の電極110(及びスイ� �チング素子部140)の上部に絶縁層を形成し、� ��の絶縁層に凹部を形成する(ステップS120)。� ��の時、この絶縁層としては、素子間分離絶� ��部150となる素子間分離絶縁膜159を用いるこ� ��ができる。そして、この素子間分離絶縁膜1 59の所定部分に凹部を形成する。この時、凹� ��は、第1の電極110の上部に設けられる。例え ば、凹部は、第1の電極110の上に、第1の電極1 10が延在する方向(X軸方向)の帯状のトレンチ� ��することができる。また、凹部は、第1の電 極110と、後に形成される第2の電極120とが三� �元的に交差する領域に独立した穴(スルーホ� ��ル)とすることができる。

 そして、その凹部の内側に記憶部200を形成� ��る(ステップS130)。このとき、記憶部200とな� ��記憶部膜209で、凹部の全てを充填するので� ��なく、内側に空間が残るように記憶部200を� ��ける。ここで、記憶部200の材料としては、� ��えば、印加する電圧または電流によって電� ��抵抗値が変化する、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 そして、記憶部200の内側に絶縁部160を形成� ��る(ステップS140)。 
 そして、記憶部200と絶縁部160の上に第2の電 極120を形成する(ステップS150)。ここで、第2� �電極120の材料には、例えば、タングステン� �タングステンシリサイド、タングステンナ� �トライド等を用いることができる。

 これにより、記憶部200は、少なくとも第2の 電極120に対向する第2の記憶部面220の面積が� �第1の電極110と第2の電極120とが対向して形成 するクロス面130の面積より小さくなるように 形成できる。そして、さらに、第1の電極110� �対向する第1の記憶部面210の面積が、クロス� ��130の面積より小さくなるようにも形成でき� ��。 
 このように、本発明の第2の実施形態に係る 不揮発性記憶装置の製造方法によれば、第1� �電極110及び第2の電極120の幅が、加工可能な� ��小線幅とした場合においても、記憶部200の� ��面積を、加工可能な最小線幅より小さく設� ��することを可能であり、記憶部200を流れる� ��流を低減し、低消費電力の不揮発性記憶装� ��の装置が実現できる。

 なお、上記において、凹部の断面の大き� ��がクロス面130と同じ時に、凹部の内部の全� ��の領域に記憶部200を充填すると、記憶部200� ��第1の記憶部面210の面積、第2の記憶部面220� �面積の両方とも、クロス面130と同じ面積と� �り、電流を低減する効果は得られない。

 (第3の実施の形態)
 以下、具体的に説明する。 
 図10は、本発明の第3の実施形態に係る不揮� ��性記憶装置の製造方法を例示するフローチ� ��ート図である。 
 また、図11と図12は、本発明の第3の実施形� �に係る不揮発性記憶装置の製造方法を説明� �るための工程別の断面図である。図11と図12� ��おいて、左側の図はY軸に平行な断面図(図2� ��A-A方向断面図)、右側の図はX軸に平行な断� �図(図2のB-B方向断面図)である。

 図11(a)に表したように、まず、シリコンか� �なる基板105の主面106の上に、第1の電極110用� ��膜(第1の導電膜119)及びスイッチング素子部1 40となる膜(スイッチング素子膜149)を成膜し� �これらを、例えば、フォトリソグラフィー� �ドライエッチング法を用いてパターニング� �る(図10に表したステップS210)。この時、第1� �電極110が、X軸に平行な方向に延在するよう� ��、パターニングする。 
 ここでは、第1の電極110の材料としては、例 えば、タングステン、タングステンシリサイ ド、タングステンナイトライド等を用いるこ とができる。

 そして、図11(b)に表したように、素子間� �離絶縁部150となる膜(素子間分離絶縁膜159)を CVD(Chemical Vapor Deposition)または塗布法により� ��膜(形成)し、必要に応じてCMP(Chemical Mechanica l Polishing)法により表面を平坦化する(図10に� �したステップS220)。

 そして、図11(c)に表したように、例えば� �フォトリソグラフィー法とドライエッチン� �法により、素子間分離絶縁膜159の一部をエ� �チング加工し、スイッチング素子部140に達� �るようにして、凹部としてのトレンチ142を� �成する(図10に表したステップS230)。トレンチ 142は、X方向、すなわち、第1の電極110の長さ� ��向に延在する溝の形状とすることができる� ��

 そして、図11(d)に表したように、トレンチ14 2の側壁に、CVD法、ALD(Atomic Layer Deposition)法� �またはスパッタ法により、記憶部200用の膜(� ��憶部膜209)を成膜(形成)する(図10に表したス� ��ップS240)。ここでは記憶部200の材料として� �、例えば、印加する電圧または電流によっ� �電気抵抗値が変化する、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 そして、図11(e)に表したように、ステッ� �S240において、トレンチ142の底面や素子間分� ��絶縁部150の上面に堆積された記憶部膜209の� ��要な部分を、CMP法やドライエッチングによ� ��エッチバックで除去し、トレンチ142内の、� ��憶部200を構成する上で必要となる部分を残� ��。(図10に表されたステップS250)。

 そして、図12(a)に表したように、トレンチ14 2の内側に形成された記憶部200により取り囲� �れた凹部の残余の空間に、絶縁部160となる� �(絶縁部膜169)として、例えばSiO ₂ 等の絶縁材料をCVD法やALD法により成膜して充 填し、CMP法を用いて表面を平坦化し、絶縁部 160を形成する(図10に表されたステップS260)。

 そして、図12(b)に表したように、第2の電� ��120用の膜(第2の導電膜129)をスパッタまたはC VD法により成膜し、例えばフォトリソグラフ� ��ー法とドライエッチング法により、第2の導 電膜129、記憶部膜209、スイッチング素子膜149 、絶縁部膜169をパターニングする(図10に表し たステップS270)。ここでは、第2の電極120の材 料には、例えば、タングステン、タングステ ンシリサイド、タングステンナイトライド等 を用いることができる。また、この時、ステ ップS210のパターニング方向と略直交するよ� �に、すなわち、第2の電極120がY軸方向に延在 するようにパターニングする。

 そして、図12(c)に表したように、素子間分� �絶縁部150となる膜(素子間分離絶縁膜159)とし て、例えばSiO ₂ 膜をCVD法や塗布法により、記憶部200等の間を 埋め込むようにして成膜し、必要に応じてCMP 法により表面を平坦化する(図10に表したステ ップS280)。
 これにより、図1及び図2に例示した不揮発� �記憶装置10が形成できる。この時、記憶部200 の形状は、図3(b)や図5(a)、(b)に例示した形状� ��なる。 
 すなわち、記憶部200をダマシン構造により� ��成し、記憶部膜209をトレンチ142の全ての部� ��に埋め込まず、トレンチ142の側壁部分(及び 底辺部分)にのみ成膜することで、記憶部200� �少なくとも第2の記憶部面220の面積をクロス� ��130の面積より小さくすることができる。

 このように、本発明の第3の実施形態に係 る不揮発性記憶装置の製造方法によれば、第 1の電極110及び第2の電極120の幅が、加工可能� ��最小線幅とした場合においても、記憶部200� ��断面積を、加工可能な最小線幅より小さく� ��定することを可能であり、記憶部200を流れ� ��電流を低減し、低消費電力の不揮発性記憶� ��置の装置が実現できる。

 (第4の実施の形態)
 次に、本発明の第4の実施形態の不揮発性記 憶装置について説明する。 
 図13は、本発明の第4の実施形態に係る不揮� ��性記憶装置の構成を例示する模式断面図で� ��る。 
 図13に表したように、第4の実施形態の不揮� ��性記憶装置40においては、記憶部200の第1の� ��極110に対向する第1の記憶部面210の面積も、 記憶部200の第2の電極120に対向する第2の記憶� ��面220の面積も、第1の電極110と第2の電極120� �が対向して形成するクロス面130の面積より� �さく設定されている。すなわち、記憶部200� �、図5(a)に例示したように、記憶部200の上下� ��向(層厚方向)の全領域に渡って、クロス面13 0の第1の電極110の第1の端部111と第2の端部112� �それぞれ対応する、第1の側壁部221と第2の側 壁部222を有している。そして、第1の側壁部22 1と第2の側壁部222の間は、絶縁部160で満たさ� ��ている。

 ここでは、第1の電極110、第2の電極120には� �例えば、タングステン、タングステンシリ� �イド、タングステンナイトライド等を用い� �ことができる。 
 また、記憶部200としては、例えば、印加す� ��電圧または電流によって電気抵抗値が変化� ��る、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 図13に例示した第4の実施形態の不揮発性記� ��装置40は、以下のようにして形成すること� �できる。 
 図14は、本発明の第4の実施形態に係る不揮� ��性記憶装置の製造方法を例示する工程別の� ��面図である。 
 図14において、左側の図はY軸に平行な断面� ��(図2のA-A方向断面図)、右側の図はX軸に平行 な断面図(図2のB-B方向断面図)である。この方 法においては、記憶部膜209を形成するまでの 工程は、図10に表したステップS240(図11(d))ま� �の工程と同様なので、省略して描かれてい� �。 
 トレンチ142の側壁(及び底面、素子間分離絶 縁部150の上面)に記憶部膜209を形成した後、� �14に表したように、トレンチ142の底面や素子 間分離絶縁部150の上面に堆積された不要な膜 を、例えば、ドライエッチングによるエッチ バックにより除去する。この時、トレンチ142 の底面に堆積した記憶部膜209を完全に除去す る。これにより、記憶部200はトレンチ142の側 壁部のみに形成できる。 
 この後、図12(a)~(c)と同様の方法によって、� ��縁部160、第2の電極120、素子間分離絶縁部150 を形成することによって、図13に例示した本� ��施形態の不揮発性記憶装置40が形成できる� �この時、記憶部200の形状は、図5(a)に例示し� ��形状となる。

 このように、本発明の第4の実施形態に係 る不揮発性記憶装置の製造方法によれば、第 1の電極110及び第2の電極120の幅が、加工可能� ��最小線幅とした場合においても、記憶部200� ��断面積を、加工可能な最小線幅より小さく� ��定することを可能であり、記憶部200を流れ� ��電流を低減し、低消費電力の不揮発性記憶� ��置の装置が実現できる。

 (第5の実施の形態)
 次に、本発明の第5の実施の形態について説 明する。第5の実施形態の不揮発性記憶装置� �その製造方法では、図10~図12に例示した第3� �実施形態における溝状のトレンチ142をスル� �ホールに変更したものである。

 図15は、本発明の第5の実施形態に係る不揮� ��性記憶装置の製造方法を例示するフローチ� ��ート図である。 
 また、図16と図17は、本発明の第5の実施形� �に係る不揮発性記憶装置の製造方法を説明� �るための工程別の断面図である。図16と図17� ��おいて、左側の図はY軸に平行な断面図(図2� ��A-A方向断面図)、右側の図はX軸に平行な断� �図(図2のB-B方向断面図)である。 
 基板105の主面106の上に、第1の電極110、スイ ッチング素子部140、素子間分離絶縁部150を形 成するまでの工程は、図11(a)、(b)と同様なの� ��省略し、それより後の工程について説明す� ��。

 図16(a)に表したように、例えば、フォト� �ソグラフィー法とドライエッチング法によ� �、素子間分離絶縁部150に、スルーホール143� �形成する(図15に表したステップS330)。このス ルーホール143は、第1の電極110と、後に設け� �れる第2の電極120とが三次元的に交差する領� ��内に設けられる。

 そして、図16(b)に表したように、スルーホ� �ル143の側壁に、CVD法、ALD法、またはスパッ� �法により記憶部200用の膜(記憶部膜209)を成膜 する(図15に表したステップS340)。 
 そして、図16(c)に表したように、ステップS3 40において、スルーホール143の底面や素子間� ��離絶縁部150の上面に堆積された不要な膜を� ��CMP法やエッチバック法により除去する(図15� ��表されたステップS350)。 
 そして、図17(a)に表したように、スルーホ� �ル143の内側に形成された記憶部200の内側に� �絶縁部160となる膜(絶縁部膜169)として、例え ばSiO ₂ 等の絶縁材料を成膜し、CMP法を用いて表面を 平坦化し、絶縁部160を形成する(図15に表した ステップS360)。 
 そして、図17(b)に表したように、第2の電極1 20用の膜(第2の導電膜129)を成膜した後、第2の 導電膜129とスイッチング素子膜149をパターニ ングする(図15に表したステップS370)。 
 そして、図17(c)に表したように、素子間分� �絶縁部150となる膜(素子間分離絶縁膜159)をCVD 法や塗布法により成膜し、必要に応じてCMP法 により表面を平坦化する(図15に表したステッ プS380)。
 これにより、本発明の実施形態に係る不揮� ��性記憶装置が形成できる。この時、記憶部2 00の形状は、図5(d)や図7(a)~(g)に例示した形状� ��なる。すなわち、環状柱の形状の記憶部200� ��形成できる。

 すなわち、記憶部200をダマシン構造によ� ��形成し、記憶部膜209をスルーホール143部分� ��すべての部分に埋め込まず、スルーホール� ��側壁部分(及び底辺部分)にのみ成膜するこ� �で、記憶部200の少なくとも第2の記憶部面220� ��面積をクロス面130の面積より小さくするこ� ��ができる。

 ここでは、第1の電極110、第2の電極120には� �例えば、タングステン、タングステンシリ� �イド、タングステンナイトライド等を用い� �ことができる。 
 また、記憶部200としては、例えば、印加す� ��電圧または電流によって電気抵抗値が変化� ��る、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 このように、本発明の第5の実施形態に係 る不揮発性記憶装置の製造方法によれば、第 1の電極110及び第2の電極120の幅が、加工可能� ��最小線幅とした場合においても、記憶部200� ��断面積を、加工可能な最小線幅より小さく� ��定することを可能であり、記憶部200を流れ� ��電流を低減し、低消費電力の不揮発性記憶� ��置の装置が実現できる。

 (第6の実施の形態)
 次に、本発明の第6の実施形態の不揮発性記 憶装置について説明する。 
 図18は、本発明の第6の実施形態に係る不揮� ��性記憶装置の構成を例示する模式断面図で� ��る。 
 図18に表したように、第6の実施形態の不揮� ��性記憶装置60においては、第1の電極110と第2 の電極120とが対向して形成するクロス面130を 、上面と下面とする柱状体の内部領域に、記 憶部200が設けられている例である。すなわち 、記憶部200は、すでに説明した図6(a)~(m)に例� ��した形状・配置とされている。

 そして、記憶部200と第2の電極120の間には 、キャップ層170が設けられている。そして、 クロス面130を上面と下面とする直方体の、記 憶部200が設けられていない領域は、素子間分 離絶縁部150で満たされている。

 図18に例示した第6の実施形態の不揮発性記� ��装置60は以下のようにして形成することが� �きる。 
 図19は、本発明の第6の実施形態に係る不揮� ��性記憶装置の製造方法を例示するフローチ� ��ート図である。 
 また、図20は、本発明の第6の実施形態に係� ��不揮発性記憶装置の製造方法を説明するた� ��の工程別の断面図である。図20において、� �側の図はY軸に平行な断面図(図2のA-A方向断� �図)、右側の図はX軸に平行な断面図(図2のB-B� ��向断面図)である。

 図20(a)に表したように、まず、シリコン� �らなる基板105の主面106の上に、第1の電極110� ��の膜(第1の導電膜119)及びスイッチング素子� ��140となる膜(スイッチング素子膜149)、記憶� �200用の膜(記憶部膜209)、キャップ層170となる 膜(キャップ膜179)を成膜し、例えば、フォト� ��ソグラフィーとドライエッチング法を用い� ��パターニングする(図19に表したステップS410 )。この時、第1の電極110が、X軸に平行な方向 に延在するようにパターニングする。

 ここでは、第1の電極110、第2の電極120には� �例えば、タングステン、タングステンシリ� �イド、タングステンナイトライド等を用い� �ことができる。 
 また、記憶部200としては、例えば、印加す� ��電圧または電流によって電気抵抗値が変化� ��る、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 そして、図20(b)に表したように、記憶部20 0の側壁をエッチングして後退させる(図19に� �したステップS420)。これには、例えば、ウェ ットエッチング法を用いても良いし、例えば 、プラズマのラジカルなどを利用したドライ エッチング法を用いても良い。

 例えば、記憶部200としてZnMn ₂ O ₄ を用いた場合は、弗酸、塩酸、硝酸、硫酸等 の酸性溶液や各種のアルカリ溶液、フッ化ア ンモニウムまたはバッファードフッ酸などの 塩の水溶液の他、蒸気弗酸等によって、選択 的に記憶部200を溶解でき、記憶部200の側壁を 後退させ、記憶部200の断面積を減少させるこ とができる。

 また、記憶部200としてNiOを用いた場合は、� ��酸、塩酸、硝酸、硫酸等の酸性溶液や水酸� ��アンモニウム(NH ₄ OH)、フッ化アンモニウムまたはバッファード フッ酸などの塩の水溶液等によって、選択的 に記憶部200を溶解でき、記憶部200の側壁を後 退させ、記憶部200の断面積を減少させること ができる。

 また、記憶部200としてNbOを用いた場合は� ��弗酸、塩酸、硝酸、硫酸等の酸性溶液や各� ��のアルカリ溶液によって、選択的に記憶部2 00を溶解でき、記憶部200の側壁を後退させ、� ��憶部200の断面積を減少させることができる� ��

 また、記憶部200としてAl ₂ O ₃ を用いた場合は、弗酸、塩酸、硝酸、硫酸等 の酸性溶液や各種のアルカリ溶液、冷水、熱 水、フッ化アンモニウムまたはバッファード フッ酸などの塩の水溶液によって、選択的に 記憶部200を溶解でき記憶部200の側壁を後退さ せ、記憶部200の断面積を減少させることがで きる。

 また、記憶部200としてカーボン系の材料� ��用いた場合は、酸素、水素、水及びアンモ� ��アを含むプラズマによって選択的に記憶部2 00をエッチングでき、記憶部200の側壁を後退� ��せ、記憶部200の断面積を減少させることが� ��きる。カーボン系の材料としては、アモル� ��ァスカーボンなどを用いることができ、カ� ��ボン系の材料は、スパッタやCVDなどの各種� ��手法で成膜することができる。

 そして、図20(c)に表したように、例えば、Si O ₂ 膜をCVD法や塗布法により、記憶部200等の間を 素子間分離絶縁部150となる膜(素子間分離絶� �膜159)として埋め込み、CMPにより平坦化する� ��(図19に表したステップS430)。

 そして、図20(d)に表したように、第2の電� ��120となる膜(第2導電膜129)を成膜し、例えば� ��フォトリソグラフィー法とドライエッチン� ��法により、第2の電極120、記憶部200、スイッ チング素子部140をパターニングする(図20に表 したステップS440)。

 そして、図20(e)に表したように、例えば、Si O ₂ 膜をCVD法や塗布法により、記憶部200等の間を 素子間分離絶縁部150となる膜(素子間分離絶� �膜159)として埋め込み、必要に応じてCMP法に� ��り表面を平坦化する(図20に表したステップS 450)。 
 これにより、図18に例示した不揮発性記憶� �置60が形成できる。この時、記憶部200の形状 は、図6(a)~(c)に例示した形状となる。

 このように、第1の導電膜119、スイッチン グ素子膜149、記憶部膜209、キャップ膜179(及� �図示しないバリアメタル層等)の材料に応じ� ��適切な薬液やガスを選択することで、記憶� ��膜209のみを選択的にエッチングすることが� ��き、これにより、記憶部200の断面積を減少� ��ることが出来る。すなわち、第1の記憶部面 210の面積と第2の記憶部面220の面積の、少な� �ともいずれかを、クロス面130の面積より小� �くすることができる。

 このように、本発明の第6の実施形態に係る 不揮発性記憶装置の製造方法によれば、第1� �電極110及び第2の電極120の幅が、加工可能な� ��小線幅とした場合においても、記憶部200の� ��面積を、加工可能な最小線幅より小さく設� ��することを可能であり、記憶部200を流れる� ��流を低減し、低消費電力の不揮発性記憶装� ��の装置が実現できる。 
 なお、上記において、キャップ層170は必要� ��応じて設ければ良く、省略することもでき� ��。

 (第7の実施の形態)
 次に、本発明の第7実施形態の不揮発性記憶 装置及びその製造方法について説明する。 � ��7の実施形態の不揮発性記憶装置及びその製 造方法では、図19に表したステップS440(図20(d) )の後に、記憶部200の側壁をエッチングする2� ��目の加工を行う。

 図21は、本発明の第7の実施形態に係る不揮� ��性記憶装置の製造方法を例示するフローチ� ��ート図である。 
 図22は、本発明の第7の実施形態に係る不揮� ��性記憶装置の製造方法を説明するための一� ��の工程の工程別の断面図である。 
 図21に例示したフローチャートにおいて、� �テップS510~ステップS540までは、図19に例示し たフローチャートのステップS410~ステップS440 と同じなので説明を省略する。また、図22の� ��程別の断面図では、図19に表したステップS4 40(図20(d))までの工程は同様なので省略し、そ れより後の工程を示している。なお、図22に� ��いて、左側の図はY軸に平行な断面図(図2のA -A方向断面図)、右側の図はX軸に平行な断面� �(図2のB-B方向断面図)である。

 図22(a)に表したように、第2の電極120とな� ��膜(第2導電膜129)、記憶部200、スイッチング� ��子部140をパターニングした後、記憶部200の� ��壁を選択的にエッチングする2回目の側壁エ ッチング加工を行う(図21に表したステップS55 0)。この2回目の側壁エッチング加工において も、各種のウェットエッチング法やプラズマ のラジカルを利用したドライエッチング法を 用いることができる。これにより、第2の電� �120の延在方向(Y方向に平行な方向)の記憶部20 0の側壁をエッチングすることができる。こ� �により、図6(g)~(i)に例示した記憶部200の形状 が実現できる。

 そして、図22(b)に表したように、素子間� �離絶縁部150となる膜(素子間分離絶縁膜159)を CVD法や塗布法により成膜し、必要に応じてCMP 法により表面を平坦化する(図21に表したステ ップS560)。

 これにより、記憶部200の断面積を減少する� ��とが出来る。すなわち、第1の記憶部面210の 面積と第2の記憶部面220の面積の、少なくと� �いずれかを、クロス面130の面積より小さく� �ることができる。 
 このようにして、例えば、図6(g)~(m)、及び� �図7(h)~(l)に例示した各種の記憶部200の形状を 得ることができる。

 このように、本発明の第7の実施形態に係 る不揮発性記憶装置の製造方法によれば、第 1の電極110及び第2の電極120の幅が、加工可能� ��最小線幅とした場合においても、記憶部200� ��断面積を、加工可能な最小線幅より小さく� ��定することが可能であり、記憶部200を流れ� ��電流を低減し、低消費電力の不揮発性記憶� ��置の装置が実現できる。

 また、図21のフローチャートにおいて、ス� �ップS520を省略することもできる。この場合� ��記憶部200は、ステップS550における第2の電� �120の延在方向側の側壁のみがエッチングさ� �る。これにより、記憶部200は、既に説明し� �図6(d)~(f)の形状となる。 
 これにより、記憶部200の断面積を減少する� ��とが出来る。すなわち、第1の記憶部面210の 面積と第2の記憶部面220の面積の、少なくと� �いずれかを、クロス面130の面積より小さく� �ることができる。

 この場合も、第1の電極110及び第2の電極12 0の幅が、加工可能な最小線幅とした場合に� �いても、記憶部200の断面積を、加工可能な� �小線幅より小さく設定することが可能であ� �、記憶部200を流れる電流を低減し、低消費� �力の不揮発性記憶装置の装置が実現できる� �

 上記の製造方法は、以下のように変形する� ��とができる。 
 図23は、本発明の第7の実施形態に係る別の� ��揮発性記憶装置の製造方法を説明するため� ��一部の工程の工程別の断面図である。 
 図23(a)に表したように、まず、シリコンか� �なる基板105の主面106の上に、第1の電極110用� ��膜(第1の導電膜119)及びスイッチング素子部1 40となる膜(スイッチング素子膜149)を成膜し� �例えば、フォトリソグラフィーとドライエ� �チング法を用いてパターニングする。この� �、第1の電極110が、X軸に平行な方向に延在す るようにパターニングする。

 そして、図23(b)に表したように、パターニ� �グされた第1の導電膜119及びスイッチング素� ��膜149のそれぞれの間に、例えば、SiO ₂ 膜をCVD法や塗布法により、記憶部200等の間を 素子間分離絶縁部150の一部となる膜(素子間� �離絶縁膜159)で埋め込み、CMPにより平坦化す� ��。

 そして、図23(c)に表したように、記憶部20 0用の膜(記憶部膜209)とキャップ層170となる膜 (キャップ膜179)を成膜し、その後、フォトリ� ��グラフィー法とドライエッチング法により� ��記憶部200の側壁をエッチングして後退させ� ��。

 そして、図23(d)に表したように、例えば、Si O ₂ 膜をCVD法や塗布法により、記憶部200等の間を 素子間分離絶縁部150の他の一部となる膜(素� �間分離絶縁膜159)で埋め込み、必要に応じてC MP法により表面を平坦化する。そして、その� ��、第2の電極120となる膜(第2導電膜129)を成膜 し、例えば、フォトリソグラフィー法とドラ イエッチング法により、第2導電膜129をパタ� �ニングし、その後、パターニングされた第2� ��電極120のそれぞれ間に素子間分離絶縁部150� ��他の一部となる膜を成膜し、必要に応じて� ��坦化する。 
 このような方法によっても、記憶部200の面� ��を、クロス面130の面積よりも小さくするこ� ��ができる。

 また、図9~図17で説明した、絶縁層に凹部 を設けその内側に記憶部200を設ける方法と、 図18~図23で説明した、記憶部の側壁を選択的� ��エッチングする方法と、を組み合わせるこ� ��もできる。

 上記において、第1の電極110及び第2の電極12 0として例えばタングステンを、記憶部200と� �て例えばMn ₂ O ₃ を、絶縁部160及び素子間分離絶縁部150として SiO ₂ を、そして、スイッチング素子部140として例 えばポリシリコンからなるPINダイオードを用 いることができる。ただし、本発明はこれに 限らず、第1の電極110及び第2の電極120として� ��種の導電性材料を、記憶部200として抵抗変� ��を示す各種の材料や相変化に伴う抵抗変化� ��示す各種の材料等を、絶縁部160及び素子間� ��離絶縁部150として各種の絶縁性材料を、ス� ��ッチング素子部140として非線形の電気特性� ��示す各種の材料及び構造を用いることがで� ��る。

 上述のように、第1の電極110、第2の電極120� �は、例えば、タングステン、タングステン� �リサイド、タングステンナイトライド等を� �また、記憶部200としては、例えば、印加す� �電圧または電流によって電気抵抗値が変化� �る、酸化ニッケル(NiO _x )、酸化チタン(TiO _x )、ZnMn ₂ O ₄ 、Pr _x Ca _1-x MnO ₃ 等の他、各種の遷移金属酸化物等を用いるこ とができる。また、相転移型材料を用いるこ とができる。

 また、本実施形態の不揮発性記憶装置と� ��の製造方法において、スイッチング素子部1 40には、ダイオードやMIM素子の他、トランジ� ��タを用いても良い。

 以上、具体例を参照しつつ、本発明の実施� ��形態について説明した。しかし、本発明は� ��これらの具体例に限定されるものではない� ��例えば、不揮発性記憶装置及びその製造方� ��を構成する各要素の具体的な構成に関して� ��、当業者が公知の範囲から適宜選択するこ� ��により本発明を同様に実施し、同様の効果� ��得ることができる限り、本発明の範囲に包� ��される。 
 また、各具体例のいずれか2つ以上の要素を 技術的に可能な範囲で組み合わせたものも、 本発明の要旨を包含する限り本発明の範囲に 含まれる。 
 その他、本発明の実施の形態として上述し� ��不揮発性記憶装置及びその製造方法を基に� ��て、当業者が適宜設計変更して実施し得る� ��ての不揮発性記憶装置及びその製造方法も� ��本発明の要旨を包含する限り、本発明の範� ��に属する。 
 その他、本発明の思想の範疇において、当� ��者であれば、各種の変更例及び修正例に想� ��し得るものであり、それら変更例及び修正� ��についても本発明の範囲に属するものと了� ��される。