FEHRER MICHAEL (DE)
SCHLENKER TILMAN (DE)
TAUTZ SOENKE (DE)
STRAUSS UWE (DE)
MUELLER MARTIN (DE)
LELL ALFRED (DE)
FEHRER MICHAEL (DE)
SCHLENKER TILMAN (DE)
TAUTZ SOENKE (DE)
STRAUSS UWE (DE)
MUELLER MARTIN (DE)
US20080241421A1 | 2008-10-02 | |||
US20080128733A1 | 2008-06-05 | |||
GB2447091A | 2008-09-03 | |||
DE102008019902A1 | 2009-06-25 | |||
US5187547A | 1993-02-16 | |||
US20040197527A1 | 2004-10-07 | |||
US5861636A | 1999-01-19 |
VAN HEMMEN J L ET AL: "Plasma and thermal ALD of Al2O3 in a commercial 200 mm ALD Reactor", JOURNAL OF THE ELECTROCHEMICAL SOCIETY ELECTROCHEM. SOC. USA, vol. 154, no. 7, July 2007 (2007-07-01), pages G165 - G169, XP002616873, ISSN: 0013-4651, DOI: 10.1149/1.2737629
M. OKAYASU ET AL.: "Facet oxidation of InGaAs/GaAs strained quantum-well lasers", J. APPL. PHYS., vol. 69, 1991, pages 8346, XP000237536, DOI: doi:10.1063/1.347396
V. KÜMMLER ET AL.: "Gradual facet degradation of (Al,In)GaN quantum well lasers", APPL. PHYS. LETT., vol. 84, no. 16, 2004, pages 2989, XP012061129, DOI: doi:10.1063/1.1704861
T. SCHÖDL ET AL.: "Facet degradation of (AI,In)GaN heterostructure laser diodes", PHYS. STAT. SOL., vol. 201, no. 12, 2004, pages 2635 - 2638
T. M. SMEETON ET AL.: "Atomic force microscopy of cleaved facets in III-V-Nitride Laser Diodes grown on free-standing GaN substrates", APPL. PHYS. LETT., vol. 88, 2006, pages 041910
T. MUKAI ET AL.: "Current status and future prospects of GaN-based LEDs and LDs", PHYS. STAT. SOL (A), vol. 201, no. 12, 2004, pages 2712 - 2716
S. ITO: "AlGaInN violet laser diodes grown on GaN substrates with low aspect ratio", PHYS. STAT. SOL. (A), vol. 200, no. 1, 2003, pages 131 - 134
See also references of EP 2513984A1
Patentansprüche 1. Optoelektronisches Bauelement, umfassend - zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement (10) mit einem aktiven Bereich (3), der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen, und - auf zumindest einem Oberflächenbereich (7) ein mittels Atomlagenabscheidung aufgebrachtes Versiegelungsmaterial (6), das den Oberflächenbereich (7) hermetisch dicht bedeckt . 2. Bauelement nach Anspruch 1, wobei - das Halbleiterbauelement (10) zumindest eine elektrische Kontaktschicht (4) aufweist und - das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bis auf die Kontaktschicht (4) oder bis auf einen Teilbereich der Kontaktschicht (4) gänzlich bedeckt. 3. Bauelement nach Anspruch 1 oder 2, wobei - das Halbleiterbauelement (10) mit einer Montagefläche (9) auf einem Träger (11) aufgebracht ist. 4. Bauelement nach Anspruch 3, wobei - das Versiegelungsmaterial (6) alle freiliegenden Oberflächen des Halbleiterbauelements (10) bedeckt. 5. Bauelement nach Anspruch 3 oder 4, wobei - das Halbleiterbauelement (10) über zumindest ein elektrisches Kontaktelement (21) mit dem Träger (11) elektrisch verbunden ist und - das Versiegelungsmaterial (6) das elektrische Kontaktelement (21) bedeckt. 6. Bauelement nach einem der Ansprüche 3 bis 5, wobei - das Versiegelungsmaterial (6) zumindest einen Teil einer Oberfläche (17) des Trägers (11) bedeckt. 7. Bauelement nach Anspruch 6, wobei - das Versiegelungsmaterial (6) alle freiliegenden Oberflächen (7, 17) des Trägers (11) und des Halbleiterbauelements (10) bis auf einen elektrischen Anschlussbereich (22) des Trägers (11) gänzlich bedeckt. 8. Bauelement nach einem der vorherigen Ansprüche, wobei - das Halbleiterbauelement (10) und das Versiegelungsmaterial (6) zumindest teilweise mit einem Gehäusematerial (20) umhüllt sind. 9. Bauelement nach einem der vorherigen Ansprüche, wobei - das optoelektronische Bauelement eine Mehrzahl von Halbleiterbauelementen (10) aufweist und - das Versiegelungsmaterial (6) auf jeweils zumindest einem Oberflächenbereich (7) eines jedes der Mehrzahl von Halbleiterbauelementen (10) aufgebracht ist. 10. Bauelement nach einem der vorherigen Ansprüche, wobei - das Halbleiterbauelement (10) im zumindest einen Oberflächenbereich (7) zumindest eine MikroÖffnung (12) aufweist und - das Versiegelungsmaterial (6) die MikroÖffnung (12) versiegelt . 11. Bauelement nach Anspruch 10, wobei - der Oberflächenbereich (7) mit der zumindest einen MikroÖffnung (12) Teil einer Oberfläche eines Substrats (1) und/oder einer epitaktisch gewachsenen Schicht einer Halbleiterschichtenfolge (2) ist. 12. Bauelement nach Anspruch 10 oder 11, wobei - das Halbleiterbauelement (10) eine Passivierungsschicht (13) und/oder eine Aufwachsschutzschicht (14) aufweist und - der Oberflächenbereich (7) mit der zumindest einen MikroÖffnung (12) Teil einer Oberfläche der Passivierungsschicht (13) und/oder der Aufwachsschutzschicht (14) ist. 13. Bauelement nach einem der vorherigen Ansprüche, wobei - der Oberflächenbereich (7) zumindest teilweise abgeschattet ist . 14. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem - das Versiegelungsmaterial (6) mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund (90) aufgebracht wird, und - danach der Halbleiterschichtverbund (90) in eine Mehrzahl von Halbleiterbauelementen (10) vereinzelt wird. 15. Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem der Ansprüche 1 bis 13 mit einem Halbleiterbauelement (10), bei dem - das Halbleiterbauelement (10) auf einem Träger (11) montiert wird und - danach das Versiegelungsmaterial (6) mittels Atomlagenabscheidung abgeschieden wird. |
Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
Es werden ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
angegeben .
Optoelektronische Halbleiterbauelemente wie lichtemittierende Dioden (LEDs) , kantenemittierende Laser, vertikalemittierende Laser (VCSELs) , Laser-Arrays , Photodioden, Solarzellen, Phototransistoren etc. werden in zunehmendem Maße als
Schlüsselkomponenten in der Beleuchtungstechnik, Projektion, Datenspeicherung, Drucktechnik, Energiegewinnung und vielen anderen Anwendungen eingesetzt.
Basierend auf den Materialsystemen AlInGaN, InGaAlP und
AlGaAs kann für emittierende oder detektierende
Halbleiterbauelemente der gesamte Spektralbereich vom
Ultravioletten bis ins Infrarote abgedeckt werden.
Insbesondere Lichtquellen, die auf den genannten
Halbleitersystemen basieren, weisen gegenüber konkurrierenden Lösungsansätzen wie etwa Glühlampen oder Halogenlichtquellen Vorteile hinsichtlich ihrer Kompaktheit und hohen Lebensdauer auf .
Innovative technologische Entwicklungen wie beispielsweise die Integration von LED- oder Laser-Projektionseinheiten in einem Mobiltelefon oder in die Hinterleuchtung von
Projektionsbildschirmen erfordern dabei immer kompaktere und insbesondere flachere Bauformen, die zudem kostengünstig herstellbar sein sollen. Heutige Technologien stoßen hierbei an ihre Grenzen, da die vom Markt geforderten ultrakompakten, langlebigen und dabei kostengünstig herzustellenden
Halbleiterlichtquellen oder -empfänger mit heute üblichen Technologien nicht hinreichend zu realisieren sind.
Halbleiterbauelemente, die ungeschützt unter
Atmosphärenbedingungen betrieben werden, neigen zu erhöhten Ausfallraten. So konnte durch Untersuchungen nachgewiesen werden, dass Sauerstoff und/oder Feuchtigkeit auf
Halbleiteroberflächen zur Degradation der entsprechenden Bauteile führt.
Wie in der Veröffentlichung M. Okayasu et al . , „Facet
oxidation of InGaAs/GaAs strained quantum-well lasers", J. Appl. Phys., Vol. 69, p. 8346 (1991) beispielsweise
beschrieben ist, führen bei kantenemittierenden GaAs-Lasern die lichtinduzierte Oxidation der Laserfacette zu
Absorptionsverlusten und damit zur thermischen Erwärmung, die schließlich bis zur thermischen Zerstörung der Laserfacette ("catastrophic optical damage") und damit zum Bauteilausfall führen kann.
Bei AlInGaN-Lasern mit einem Emissionsbereich nahe einer Wellenlänge von 400 nm wurde beim Betrieb in Feuchtigkeit eine verstärkte Degradation der Bauteile beobachtet, wie in den Veröffentlichungen V. Kümmler et al . , „Gradual facet degradation of (Al,In)GaN quantum well lasers", Appl. Phys. Lett., Vol. 84(16), p. 2989 (2004) und T. Schödl et al . , „Facet degradation of (AI,In)GaN heterostructure laser diodes", Phys. Stat. Sol. (a) , Vol. 201(12), p. 2635-2638 (2004) beschrieben ist. Untersuchungen mittels Rasterkraftmikroskop („atomic force microscopy") , wie in der Veröffentlichung T. M. Smeeton et al . , „Atomic force microscopy of cleaved facets in III-V- Nitride Laser Diodes grown on free-standing GaN Substrates", Appl. Phys. Lett., Vol. 88, 041910 (2006) beschrieben ist, haben an degradierten Laserfacetten der Gruppe-III-Nitride die Bildung von Oxidschichten nachgewiesen, deren Dicke von der jeweiligen Zusammensetzung der darunterliegenden
Halbleiterschicht abhängt.
Um bei LEDs der Materialsysteme AlGaAs, InGaAlP und AlInGaN die störenden Umwelteinflüsse zu verringern, werden diese in der Regel mittels Leitklebern auf Leiterrahmen geklebt und mit einem Silikon- oder Epoxydharz vergossen, wobei jedoch verschiedene Probleme zu Ausfällen führen können. So besteht beispielsweise die Gefahr, dass an Chip- oder Mesakanten, insbesondere im Bereich des pn-Übergangs , Leckstrompfade entstehen, die zu Alterungseffekten oder Ausfällen durch elektrostatische Entladungen, also so genannten ESD-Ausfallen (ESD: „electrostatic discharge") , führen können. Derartige Schäden können beispielsweise durch Migration von
Metallpartikeln aus dem Leitkleber hervorgerufen werden.
Um diesem Problem bei LEDs zu begegnen, werden häufig die kritischen Seitenflächen der aktiven Zone in so genannter Mesatechnologie geätzt und mittels dielektrischer
Passivierungsschichten geschützt. Dabei kommen
Beschichtungsverfahren wie Bedampfung, Sputtern oder
chemische Abscheidung aus der Gasphase („chemical vapor deposition", CVD) zum Einsatz.
Durch obige üblicherweise verwendete Verfahren abgeschiedene Schichten haben aber beispielsweise den Nachteil, dass es damit nur unzureichend gelingt, steile und teilweise
unregelmäßig geformte Flanken von allen Seiten gleichmäßig zu überformen. Zudem weisen die abgeschiedenen Schichten infolge von eingebauten Restgasen, Verunreinigungen oder eingebauten Leerstellen häufig Mikrokavitäten auf. Aufgrund dieser porösen Strukturen von Passivierungs- oder Spiegelschichten können beispielsweise Sauerstoff und Feuchtigkeit an die kritische Halbleiteroberfläche gelangen und zu oben
beschriebenen Bauteilausfällen führen
Auch bei Halbleiterlasern der gängigen Materialsysteme
AlGaAs, InGaAlP und AlInGaN werden in der Regel
Entspiegelungsschichten, Passivierungsschichten oder
dielektrische hochreflektierende Schichten auf die
empfindlichen Laserfacetten aufgebracht. Im Allgemeinen erfolgt diese Beschichtung durch Bedampfung, Sputtern oder chemische Gasphasenabscheidung der Beschichtungsmaterialien, wie etwa in den Veröffentlichungen T. Mukai et al . , "Current Status and future prospects of GaN-based LEDs and LDs", Phys . Stat. Sol (a), Vol. 201(12), p. 2712-2716 (2004) und S. Ito et. al . , "AlGalnN violet laser diodes grown on GaN Substrates with low aspect ratio", Phys. Stat. Sol. (a) , Vol. 200(1), p. 131-134 (2003) beschrieben ist.
Um Ausfälle durch Feuchtigkeit oder Sauerstoff bei
Laserdioden zu vermeiden, werden beispielsweise AlInGaN- Laserdioden in hermetisch dichte TO-basierte Gehäuse wie etwa in die Gehäusetypen T038, T056 und T090 unter Schutzgas eingepackt. Nachteilig an diesem Verfahren ist einerseits der hohe, mit Mehrkosten verbundene Montageaufwand und
andererseits das Risiko, dass durch Undichtigkeiten des
Gehäuses und/oder Restfeuchte im Gehäuse ein Schaden und damit ein Ausfall der Laserdiode nicht verhindert werden kann .
Eine solche kostenintensive und häufig unzureichende
Maßnahme, Laserdioden in ein hermetisch dichtes Gehäuse zu verpacken, um damit die Bauteilstabilität zu erhöhen, weist als zusätzlichen erheblichen Nachteil auf, dass damit eine begrenzte Kompaktheit hinsichtlich Bauformgröße und eine geringe Flexibilität hinsichtlich Integration anderer
optischer Komponenten verbunden ist.
Zumindest eine Aufgabe von bestimmten Ausführungsformen der vorliegenden Erfindung ist es daher, ein optoelektronisches Bauelement anzugeben, bei dem oben genannte Nachteile
vermieden werden können. Eine weitere Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines optoelektronischen Bauelements anzugeben .
Diese Aufgaben werden durch einen Gegenstand und ein
Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Gegenstands und des Verfahrens sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der
nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß zumindest einer Ausführungsform weist ein
optoelektronisches Bauelement insbesondere zumindest ein anorganisches optoelektronisch aktives Halbleiterbauelement mit einem aktiven Bereich auf, der geeignet ist, im Betrieb Licht abzustrahlen oder zu empfangen. Das
Halbleiterbauelement weist zumindest einen Oberflächenbereich auf, auf dem mittels Atomlagenabscheidung ein Versiegelungsmaterial aufgebracht ist, das den
Oberflächenbereich hermetisch dicht bedeckt.
Hier und im Folgenden bedeutet Licht insbesondere
elektromagnetische Strahlung in einem ultravioletten bis infraroten Spektralbereich, also beispielsweise, aber nicht ausschließlich, in einem sichtbaren Spektralbereich.
Das anorganische optoelektronisch aktive Halbleiterbauelement kann insbesondere im Betrieb Licht abstrahlen und dazu eine lichtemittierende Diode (LED) , einen kantenemittierenden Halbleiterlaser, einen vertikalemittierenden Halbleiterlaser
(VCSEL) , ein Laser-Array oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Alternativ oder zusätzlich kann das anorganische
optoelektronisch aktive Halbleiterbauelement im Betrieb Licht empfangen und dazu eine Fotodiode, eine Solarzelle, ein
Solarzellpaneel, einen Phototransistor oder eine Mehrzahl oder Kombination daraus aufweisen oder eines der genannten Bauelemente sein. Das Halbleiterbauelement kann dazu eine oder mehrere funktionelle Halbleiterschichtenfolgen aus einem binären, ternären oder quaternären III-V- Verbindungshalbleitersystem ausgewählt aus den
Materialgruppen AlGaAs, InGaAlP, AlInGaN oder aus einen II- VI-Verbindungshalbleitersystem oder einem sonstigen
Halbleitermaterial aufweisen. Die Halbleiterschichtenfolge kann zumindest einen Licht emittierenden oder Licht
detektierenden aktiven Bereich wie etwa einem pn-Übergang, einer Doppelheterostruktur, einer Einfach-Quantentopfstruktur
( SQW-Struktur) oder einer Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen sowie elektrische Kontaktschichten wie etwa Metallschichten. Derartige Halbleiterschichtenfolgen und Strukturen sind aus dem Stand der Technik bekannt und werden daher hier nicht weiter ausgeführt.
Der Oberflächenbereich, auf den das Versiegelungsmaterial aufgebracht ist, kann insbesondere beispielsweise eine
Laserfacette bei einem als Halbleiterlaser ausgeführten
Halbleiterbauelement oder auch einen freigelegten pn-Übergang einer LED, einer Laserdiode oder eine Fotodiode umfassen, die besonders empfindlich gegenüber Umwelteinflüssen und
sonstigen Alterungseffekten sind.
Durch das Versiegelungsmaterial wird der Oberflächenbereich hermetisch dicht bedeckt und dadurch versiegelt und
verkapselt. Das kann bedeuten, dass beispielsweise
Feuchtigkeit und/oder Sauerstoff die Verkapselungsanordnung nicht durchdringen können. Insbesondere kann das
Versiegelungsmaterial eine hermetisch dichte
Versiegelungsschicht auf dem Oberflächenbereich des
Halbleiterbauelements bilden, die das Halbleiterbauelement vor Feuchtigkeit und/oder Sauerstoff derart schützt, dass Feuchtigkeit und/oder Sauerstoff aus der Umgebungsatmosphäre nicht über den Oberflächenbereich in das Halbleiterbauelement eindringen und das Halbleiterbauelement in seiner
Funktionsfähigkeit und/oder Zusammensetzung beeinträchtigen und schädigen kann. Neben dem Schutz vor Feuchtigkeit
und/oder Sauerstoff kann das Versiegelungsmaterial auch einen Schutz durch eine wirksame Barriere gegen andere
Umwelteinflüsse und insbesondere weitere atomare oder
molekulare Materialien bieten.
Weiterhin kann das mittels Atomlagenabscheidung aufgebrachte hermetisch dichte Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie etwa CVD, Sputtern oder Aufdampfen aufgebrachten Schichten bei vergleichbarer Dicke und Materialien eine erhöhte mechanische Festigkeit aufweisen und damit beispielsweise einen erhöhten Schutz gegen
mechanische Einwirkungen wie etwa Kratzer bilden.
Beim Verfahren der Atomlagenabscheidung („atomic layer deposition", ALD) wird eine Schichtbildung aus dem
Versiegelungsmaterial auf einer Oberfläche oder einem
Oberflächenbereich des Halbleiterbauelements durch eine chemische Reaktion von mindestens zwei gasförmig
bereitgestellten Ausgangsstoffen oder -Verbindungen
(„percursor" ) ermöglicht. Im Vergleich zu herkömmlichen CVD- Verfahren werden bei der Atomlagenabscheidung die
Ausgangsverbindungen zyklisch nacheinander in eine
Reaktionskammer eingelassen. Dabei wird zuerst eine erste von den zumindest zwei gasförmigen Ausgangverbindungen dem
Volumen der Reaktionskammer zugeführt, im dem das
Halbleiterbauelement bereitgestellt wird. Die erste
Ausgangsverbindung kann auf dem zumindest einen
Oberflächenbereich adsorbieren. Insbesondere kann es dabei vorteilhaft sein, wenn die Moleküle der ersten
Ausgangsverbindung unregelmäßig und ohne eine Fernordnung auf dem Oberflächenbereich adsorbieren und somit eine zumindest teilweise amorphe Bedeckung bilden. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung des
zumindest einen Oberflächenbereichs mit der ersten
Ausgangsverbindung kann eine zweite der zumindest zwei
Ausgangsverbindungen zugeführt werden. Die zweite
Ausgangsverbindung kann mit der an dem Oberflächenbereich adsorbierten ersten Ausgangsverbindung reagieren, wodurch eine Submonolage oder maximal eine Monolage des
Versiegelungsmaterials ausgebildet werden kann. Danach wird wiederum die erste Ausgangsverbindung zugeleitet, die sich auf der sich gebildeten Submonolage oder Monolage und
gegebenenfalls noch auf frei gebliebenen Bereichen des zumindest eines Oberflächenbereichs ablagern kann. Durch eine weitere Zuführung der zweiten Ausgangsverbindung kann eine weitere Submonolage oder Monolage hergestellt werden.
Zwischen den Gaseinlässen der Ausgangsverbindungen kann die Reaktionskammer mit einem Reinigungsgas, insbesondere einem Inertgas wie etwa Argon, gespült werden, so dass sich vor jedem Einlass einer Ausgangsverbindung auf vorteilhafte Weise keine vorherige Ausgangsverbindung mehr in der
Reaktionskammer befindet. Auf diese Weise können die
Teilreaktionen klar voneinander getrennt und auf den
zumindest einen Oberflächenbereich begrenzt werden. Ein wesentliches Merkmal der Atomlagenabscheidung ist damit der selbstbegrenzende Charakter der Teilreaktion, was bedeutet, dass die Ausgangsverbindung einer Teilreaktion nicht mit sich selbst oder Liganden von sich selbst reagiert, was das
Schichtwachstum einer Teilreaktion auch bei beliebig langer Zeit und Gasmenge auf maximal eine Monolage des
Versiegelungsmaterials auf dem zumindest einen
Oberflächenbereich begrenzt. Je nach Verfahrensparametern und Reaktionskammer sowie in Abhängigkeit vom Material des
Versiegelungsmaterials beziehungsweise der
Ausgangsverbindungen kann ein Zyklus zwischen einigen
Millisekunden und einigen Sekunden dauern, wobei dann pro Zyklus eine etwa 0,1 bis etwa 3 Ängström dicke Schicht aus dem Versiegelungsmaterial erzeugt werden kann.
Das Versiegelungsmaterial kann mittels der
Atomlagenabscheidung mit einer Dicke von größer oder gleich 1 Nanometer, bevorzugt von größer oder gleich 5 Nanometer und besonders bevorzugt von größer oder gleich 10 Nanometer sowie kleiner oder gleich 500 nm aufgebracht werden. Insbesondere kann das Versiegelungsmaterial eine Dicke von kleiner oder gleich 200 Nanometer, bevorzugt kleiner oder gleich 100 Nanometer und besonders bevorzugt von kleiner oder gleich 50 Nanometer aufweisen. Das kann bedeuten, dass das
Versiegelungsmaterial eine Schicht aus größer oder gleich 1 Monolage, bevorzugt größer oder gleich 10 Monolagen und kleiner oder gleich 5000 Monolagen bildet. Durch die hohe Dichte und Schichtqualität, mit der das Versiegelungsmaterial aufgebracht wird, kann eine solche Dicke ausreichend sein, um einen wirkungsvollen Schutz vor Feuchtigkeit und/oder
Sauerstoff für den darunter liegenden zumindest einen
Oberflächenbereich des Halbleiterbauelements zu
gewährleisten. Je geringer die Dicke des
Versiegelungsmaterials ist, desto geringer sind der Zeit- und Materialaufwand zur Herstellung der Schicht aus dem
Versiegelungsmaterial, wodurch sich eine hohe
Wirtschaftlichkeit ergeben kann. Je dicker die Schicht aus dem Versiegelungsmaterial ist, desto widerstandsfähiger kann das Versiegelungsmaterial beispielsweise gegenüber
mechanischen Beeinträchtigungen sein und desto größer kann die Beständigkeit der hermetischen Verkapselungseigenschaft des Versiegelungsmaterials sein.
Das wie vorab beschrieben aufgebrachte und den zumindest einen Oberflächenbereich bedeckende Versiegelungsmaterial weist den Vorteil auf, dass die Schichtdicke der so erzeugten Versiegelungsschicht nur von der Zahl der Reaktionszyklen abhängt, was eine exakte und einfache Steuerung der
Schichtdicke ermöglicht. Weiterhin ergeben sich mit Vorteil nur geringe Anforderungen an die Homogenität des jeweiligen Gasflusses, mit denen die Ausgangsverbindungen der
Reaktionskammer zugeleitet werden, so dass das
Versiegelungsmaterial mit besonderem Vorteil homogen und gleichmäßig insbesondere auch auf großen Flächen aufgebracht werden kann. Durch die separate Zugabe und Dosierung der Ausgangsverbindungen werden Reaktionen bereits in der
Gasphase verhindert, so dass auch hochreaktive
Ausgangsverbindungen eingesetzt werden können, die
beispielsweise bei Verfahren wie Aufdampfen oder CVD nicht verwendet werden können. Durch die oben beschriebene Abfolge und feste Dosierung bleibt jedem Reaktionsschritt genügend Zeit zur Vervollständigung, was mit Vorteil hochreine
Schichten aus dem Versiegelungsmaterial auch bei relativ niedrigen Prozesstemperaturen ermöglicht. Weiterhin findet die Adsorption der ersten Ausgangsverbindung und die
nachfolgende chemische Reaktion mit der zweiten
Ausgangsverbindung auf der gesamten den Gasen zugänglichen Oberfläche statt, so dass diese im Wesentlichen unabhängig von ihrer geometrischen Beschaffenheit und eventuell
vorhandenen Partikeln, Öffnungen wie etwa sogenannten Pin- Holes und Löchern mittels der aufeinanderfolgenden
Reaktionszyklen zunehmend überformt und abgedichtet.
Weiterhin kann das Versiegelungsmaterial im Vergleich zu mittels anderen Verfahren wie Sputtern, Aufdampfen oder CVD hergestellten Schichten defektfrei auf dem zumindest einen Oberflächenbereich hergestellt werden. Das bedeutet, dass beispielsweise keine so genannten Pin-Holes oder Mikrokanäle im Versiegelungsmaterial vorhanden sind, durch die
Feuchtigkeit und/oder Sauerstoff und/oder andere atomare oder molekulare Materialien durch das Versiegelungsmaterial zum zumindest einen Oberflächenbereich migrieren können.
Das Versiegelungsmaterial ist bevorzugt elektrisch isolierend und optisch transparent und kann beispielsweise ein Oxid, Nitrid oder Oxinitrid, beispielsweise mit einem oder mehreren ausgewählt aus Aluminium, Silizium, Titan, Zirkon, Tantal und Hafnium aufweisen. Insbesondere kann das
Versiegelungsmaterial eines oder mehrere der folgenden
Materialien aufweisen: A1 2 0 3 , Si0 2 , Si 3 N 4 , Ti0 2 , Zr0 2 , Ta 2 0 5 , Hf0 2 , Y 2 0 3 . Als Ausgangsverbindungen eigenen sich
beispielsweise metallorganische Verbindungen oder Hydride der genannten Materialien sowie beispielsweise Ammoniak, Lachgas oder Wasser als Ausgangsverbindung für Sauerstoff
beziehungsweise Stickstoff.
Um eine möglichst effektive Verkapselung des
Halbleiterbauelements durch das Versiegelungsmaterial zu erreichen, kann es vorteilhaft sein, wenn der zumindest eine Oberflächenbereich, den das Versiegelungsmaterial bedeckt, eine oder mehrere Ober-, Unter- und/oder Seitenflächen des Halbleiterbauelements umfasst.
Weiterhin kann das Halbleiterbauelement zumindest eine elektrische Kontaktschicht aufweisen, die dazu geeignet ist, das Halbleiterbauelement elektrisch anzuschließen. Die elektrische Kontaktschicht kann beispielsweise eine oder mehrere Metallschichten umfassen oder sein. Der zumindest eine Oberflächenbereich kann dabei alle freiliegenden
Oberflächen des Halbleiterbauelements bis auf die
Kontaktschicht oder bis auf einen Teilbereich der
Kontaktschicht umfassen. Mit anderen Worten kann das
Versiegelungsmaterial dabei alle freiliegenden Oberflächen des Halbleiterbauelements bis auf die Kontaktschicht oder bis auf einen Teilbereich der Kontaktschicht gänzlich bedecken. Dadurch kann eine Versiegelung und Verkapselung der
freiliegenden Oberflächen des Halbleiterbauelements erreicht werden, wobei die elektrische Kontaktschicht nach dem Aufbringen des Versiegelungsmaterials noch elektrisch
kontaktierbar ist.
Als freiliegende Oberflächen werden hier und im Folgenden solche Oberflächen und Oberflächenbereiche bezeichnet, die nach Fertigstellung des optoelektronischen Bauelements
Kontakt mit der Umgebung in der Form haben können, dass beispielsweise atomare oder molekulare Stoffe aus der
Umgebung, etwa Sauerstoff und Feuchtigkeit, an die Oberfläche gelangen können. Daher kann auch eine Oberfläche oder ein Oberflächenbereich, der von einer nicht hermetisch dichten Schicht, etwa einer Sauerstoff- und/oder wasserdurchlässigen KunststoffSchicht bedeckt ist, vorliegend unter den Begriff freiliegend fallen. Insbesondere ist eine Oberfläche oder ein Oberflächenbereich dann nicht freiliegend im hier verwendeten Sinn, wenn das optoelektronische Bauelement einen Träger aufweist und die Oberfläche oder der Oberflächenbereich zur Montage des Halbleiterbauelements auf einen Träger dient und somit als Montagefläche ausgebildet ist.
Insbesondere kann das Halbleiterbauelement mit einer
Montagefläche auf einem Träger aufgebracht sein. Der Träger kann beispielsweise eine Wärmesenke, eine Leiterplatte, einen Leiterrahmen, einen Gehäusekörper oder eine Kombination daraus aufweisen oder sein. Das Halbleiterbauelement kann mittels der Montagefläche auf dem Träger mechanisch montiert sein, beispielsweise mittels Löten, anodischem Bonden oder Kleben. Zusätzlich kann das Halbleiterbauelement über die Montagefläche auch elektrisch mit dem Träger verbunden sein, wobei die Montagefläche dann zusätzlich als elektrische
Kontaktschicht ausgebildet sein kann. Bei einem Halbleiterbauelement, das auf einem Träger
aufgebracht ist, kann der zumindest eine Oberflächenbereich, der vom Versiegelungsmaterial hermetisch dicht bedeckt ist, alle freiliegenden Oberflächen des Halbleiterbauelements, insbesondere alle Oberflächen außer der Montagefläche, umfassen, so dass das Versiegelungsmaterial alle
freiliegenden Oberflächen des Halbleiterbauelements bedeckt. In dieser Ausführungsform ist das Halbleiterbauelement allseitig bis auf die Montagefläche vom Versiegelungsmaterial umschlossen, so dass eine effektive Verkapselung des
Halbleiterbauelements ermöglicht wird.
Weiterhin kann das Halbleiterbauelement zusätzlich über ein elektrisches Kontaktelement mit dem Träger verbunden sein. Dazu kann das Halbleiterbauelement auf einer von der
Montagefläche verschiedenen Oberfläche eine elektrische
Kontaktschicht aufweisen, an die das elektrische
Kontaktelement angeschlossen ist. Das elektrische
Kontaktelement kann beispielsweise ein Bondraht oder eine Metallschicht sein. Das elektrische Kontaktelement kann weiterhin mit besonderem Vorteil zusammen mit der
elektrischen Kontaktschicht des Halbleiterbauelements vom Versiegelungsmaterial bedeckt sein.
Weiterhin kann das Versiegelungsmaterial zumindest einen Teil einer Oberfläche des Trägers bedecken. Insbesondere kann sich dabei das Versiegelungsmaterial zusammenhängend von der
Oberfläche des Trägers auf den zumindest einen
Oberflächenbereich des Halbleiterbauelements erstrecken, so dass das Versiegelungsmaterial auch den Montagebereich zwischen dem Halbleiterbauelement und dem Träger bedecken kann . Weiterhin kann der Träger einen elektrischen Anschlussbereich aufweisen, mit dem das optoelektronische Bauelement
beispielsweise an eine Steuerschaltung oder eine
Stromversorgung angeschlossen werden kann. Das
Versiegelungsmaterial kann dabei alle freiliegenden
Oberflächen des Halbleiterbauelements und des Trägers bis auf den Anschlussbereich des Trägers bedecken, so dass der Träger zusammen mit dem Halbleiterbauelement auf allen Oberflächen bis auf den Anschlussbereich des Trägers hermetisch dicht mit dem Versiegelungsmaterial bedeckt ist.
Weiterhin können das Halbleiterbauelement und das
Versiegelungsmaterial zumindest teilweise mit einem
Gehäusematerial umhüllt sein. Das Gehäusematerial kann beispielsweise ein Kunststoff und insbesondere ein
transparenter Kunststoff sein. Da das Versiegelungsmaterial den zumindest einen Oberflächenbereich des
Halbleiterbauelements hermetisch dicht bedeckt, ist es mit Vorteil möglich, dass das Gehäusematerial selbst nicht hermetisch dicht ist und allein nach anderen Gesichtspunkten wie etwa optischen Eigenschaften und/oder mechanischen
Eigenschaften ausgewählt werden kann. Insbesondere kann zusätzlich auch der Träger mit dem Gehäusematerial zumindest teilweise umformt sein.
Weiterhin kann das optoelektronische Bauelement eine Mehrzahl von anorganischen optoelektronisch aktiven
Halbleiterbauelementen und zusätzlich oder alternativ eines oder eine Mehrzahl von weiteren elektronischen Komponenten aufweisen. Das Versiegelungsmaterial kann dabei auf jeweils zumindest einem Oberflächenbereich eines jeden der Mehrzahl von Halbleiterbauelementen und/oder der elektronischen
Komponenten aufgebracht sein und dabei die Mehrzahl der Halbleiterbauelemente und/oder elektronischen Komponenten gemeinsam verkapseln. Insbesondere können die Mehrzahl der Halbleiterbauelemente und/oder der weiteren elektronischen Komponenten auf dem Träger mit einer zusammenhängenden, geschlossen Schicht aus dem Versiegelungsmaterial bedeckt und somit verkapselt sein. Alternativ dazu kann die
zusammenhängende Schicht aus dem Versiegelungsmaterial
Öffnungen über elektrischen Kontaktschichten der
Halbleiterbauelemente oder elektrischen Anschlussbereichen auf dem Träger aufweisen, um eine elektrische Kontaktierung nach dem Aufbringen des Versiegelungsmaterials zu
ermöglichen .
Das Halbleiterbauelement kann weiterhin im zumindest einen Oberflächenbereich zumindest eine MikroÖffnung aufweisen. Eine solche MikroÖffnung kann beispielsweise durch ein so genanntes Pin-Hole, einen Mikrokanal, eine Pore oder eine Versetzung, etwa eine Schraubenversetzung, im Kristallgefüge angrenzend an den Oberflächenbereich gebildet sein. Solche MikroÖffnungen beziehungsweise schmale Löcher können aufgrund verschiedener Ursachen bei der Herstellung des
Halbleiterbauelements entstehen und sind daher technisch oft nicht vermeidbar, etwa durch nicht perfekte Gitteranpassungen zwischen epitaktisch aufgebrachten Schichten und einem
Aufwachssubstrat oder zwischen verschiedenen epitaktisch aufgebrachten Schichten. Auch Substrate können
herstellungsbedingt MikroÖffnungen aufweisen und
beispielsweise von Mikrokanälen durchzogen sein. Derartige MikroÖffnungen im Halbleiterbauelement stellen bei
herkömmlichen Bauelementen ein erhöhtes Ausfallrisiko dar, da durch die Mikrokanäle schädliche Gase oder auch Dotierstoffe oder Metalle in das Halbleiterbauelement hinein oder
innerhalb dieses beispielsweise in den aktiven Bereich migrieren können und zu Sperrstromanstiegen oder Alterungsausfällen führen können. Das Versiegelungsmaterial auf dem zumindest einen Oberflächenbereich mit den
MikroÖffnungen kann diese versiegeln und somit eine Atomoder Molekülmigration innerhalb der MikroÖffnungen
verhindern. Dies kann mit Vorteil dadurch möglich sein, dass durch die Atomlagenabscheidung eine homogene Abscheidung des Versiegelungsmaterials auch auf steilen Flanken und
Vertiefungen möglich ist, insbesondere auch bei Kanälen oder Poren, die ein Verhältnis von Öffnungsgröße zu Tiefe von bis zu 1:100 aufweisen und bei denen auch im tiefsten Punkt des Kanals oder der Pore eine Schicht mit einer vergleichbaren Dicke wie an der Oberfläche im Bereich der Öffnung
abgeschieden werden kann. Insbesondere kann, wie vorab beschrieben, der Oberflächenbereich mit der zumindest einen MikroÖffnung Teil einer Oberfläche eines Substrats oder einer epitaktisch gewachsenen Schicht sein.
Weiterhin kann die Halbleiterschichtenfolge eine
Passivierungsschicht und/oder eine Aufwachsschutzschicht aufweisen. Der Oberflächenbereich mit der zumindest einen MikroÖffnung kann dabei Teil einer Oberfläche der
Passivierungsschicht und/oder der Aufwachsschutzschicht sein, der durch das Versiegelungsmaterial hermetisch dicht
versiegelt wird.
Passivierungsschichten weisen häufig eine hohe Porosität und oft auch Mikrokanäle auf, was beispielsweise am verwendeten Beschichtungsverfahren zur Aufbringung der
Passivierungsschicht selbst liegen kann, beispielsweise wenn die mittlere freie Weglänge der zu beschichtenden Teilchen beim Beschichtungsprozess zu gering ist, um eine perfekte Packungsdichte zu erzeugen. Zudem können auch Restgase wie etwa Sauerstoff in der Beschichtungskammer zur Abscheidung poröser Strukturen in der Passivierungsschicht führen. Löcher beziehungsweise MikroÖffnungen in einer Passivierungsschicht auf Seitenflächen und/oder auf einer Lichtauskoppelfläche beziehungsweise einer Laserfacette des Halbleiterbauelements können durch die Gefahr der Migration von Metall ein hohes Ausfallrisiko bergen, da die damit verbundene Feldüberhöhung zu einer Zerstörung des Halbleiterbauelements im Betrieb führen kann. Zudem könne durch derartige Kavitäten, die durch die MikroÖffnungen gebildet werden, Feuchtigkeit, Sauerstoff und andere schädigende Gase an die Oberfläche des
Halbleiterbauelements gelangen und beispielsweise zu einer Degradation der Bauelementspannung oder der optischen
Leistung führen. Durch das Versiegelungsmaterial auf der Passivierungsschicht können solche Risiken vermieden werden.
Eine Aufwachsschutzschicht kann beispielsweise zur
Strukturierung der Halbleiterschichtenfolge des
Halbleiterbauelements durch epitaktisches Überwachsen
geeignet sein, wodurch mit Vorteil Strukturen in
selbstj ustierender Form hergestellt werden können. So kann beispielsweise die Herstellung von schmalen Laserstegen mit optimaler Tiefe dadurch erreicht werden, dass das
epitaktische Wachstum nur bis zu einer definierten Schicht durchgeführt wird und nach dem Aufbringen einer strukturieren Aufwachsschutzschicht mit einer für den Steg geeigneten
Öffnung innerhalb der Öffnung weiter aufgewachsen wird. Weist die Aufwachsschutzschicht MikroÖffnungen auf, so kann es in diesen zu einem unkontrollierten Kristallwachstum kommen, bei dem so genannte parasitäre Kristalle auf, die eine schlechte Überformbarkeit , Leckströme und einen Bauelementausfall zur Folge haben können. Durch das Versiegelungsmaterial auf der Aufwachsschutzschicht kann ein solches Risiko vermieden werden .
Der Oberflächenbereich kann weiterhin zumindest teilweise abgeschattet sein. Das kann bedeuten, dass der
Oberflächenbereich geometrisch derart ausgeformt ist, dass er zumindest teilweise für im Stand der Technik üblicherweise verwendete gerichtete Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht direkt zugänglich ist. Daher werden bei solchen Verfahren geometrisch abgeschattete Bereiche entweder gar nicht oder wesentlich dünner beschichtet. Insbesondere kann der Oberflächenbereich beispielsweise Teil einer
Struktur auf einer Oberfläche des Halbleiterbauelements sein, die eine Taillierung oder Einbuchtungen entlang der
Erstreckungsebene der Oberfläche aufweist, etwa eine
Pilzstruktur oder eine auf der Spitze stehende Keilstruktur. Weiterhin kann ein abgeschatteter Bereich auch durch
Kavitäten oder Spalten gebildet sein. Durch den oben
beschriebenen Verfahrensverlauf bei der Atomlagenabscheidung kann das Versiegelungsmaterial homogen und mit gleichmäßiger Dicke auf auch solchen abgeschatteten Oberflächenbereichen aufgebracht werden, da mit diesem Verfahren unabhängig von der Geometrie des Oberflächenbereichs der zu beschichtenden Strukturen beziehungsweise des zu beschichtenden
Halbleiterbauelements eine gleichmäßige Aufbringung des
Versiegelungsmaterials möglich ist, insbesondere auch in schmalen Spalten und Kavitäten. Diese Vorteile können sich beim Aufbringen des Versiegelungsmaterials im Chipprozess, im Waferverbund von fertig prozessierten Halbleiterbauelementen, bei vereinzelten Halbleiterbauelementen und bei montierten Halbleiterbauelementen ergeben. Zur Herstellung der anorganischen optoelektronisch aktiven Halbleiterbauelemente kann ein Halbleiterwafer bereitgestellt werden, auf dem eine Halbleiterschichtenfolge mit dem aktiven Bereich epitaktisch abgeschieden wird. Die
Halbleiterschichtenfolge kann weiterhin auch mit elektrischen Kontaktschichten versehen werden. Weiterhin kann die
Halbleiterschichtenfolge durch Ätzen in einzelne Bereiche strukturiert werden, die nach dem Vereinzeln und Herauslösen aus dem so gebildeten Halbleiterschichtverbund die
Halbleiterbauelemente bilden. Ein derartiger
Halbleiterschichtverbund von noch nicht vereinzelten
Halbleiterbauelementen wird auch als Waferverbund bezeichnet.
Bei einem Verfahren zur Herstellung eines optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den
vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird der Halbleiterschichtverbund zunächst in einzelne Halbleiterbauelemente vereinzelt, auf denen dann das Versiegelungsmaterial mittels
Atomlagenabscheidung aufgebracht wird.
Bei einem weiteren Verfahren zur Herstellung eines
optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das
Versiegelungsmaterial mittels Atomlagenabscheidung auf einen Halbleiterschichtverbund aufgebracht, der danach in eine Mehrzahl von Halbleiterbauelementen vereinzelt wird. Dadurch weist jedes der Halbleiterbauelemente direkt nach dem
Vereinzeln bereits auf einem Oberflächenbereich das
Versiegelungsmaterial auf. Bei dem Halbleiterschichtverbund kann es sich beispielsweise um einen vorab beschriebenen Waferverbund handeln. Nach dem Aufwachsen der Halbleiterschichtenfolge und/oder nach einem Ätzschritt können Oberflächenbereiche im Waferverbund
freiliegen, die durch das Aufbringen des
Versiegelungsmaterials geschützt und versiegelt werden können. Vor dem Vereinzeln des Waferverbunds können so bereits empfindliche Oberflächen und Oberflächenbereiche von optoelektronisch aktiven Halbleiterbauelementen wie
beispielsweise LEDs, Laserdioden oder Fotodioden durch das Aufbringen des Versiegelungsmaterials geschützt werden. Nach dem Aufbringen des Versiegelungsmaterials können so bereits an den kritischen Oberflächen versiegelte
Halbleiterbauelemente durch das Vereinzeln, beispielsweise durch Sägen, durch Brechen oder durch Ätzen erhalten werden.
Weiterhin kann der Waferverbund vor dem Vereinzeln auf einen Trägerverbund aufgebracht werden, der beispielsweise
Wärmesenken für die späteren Halbleiterbauelemente oder andere, vorab genannte Träger umfasst. Danach kann im
Waferverbund das Versiegelungsmaterial aufgebracht werden und die einzelnen Bereiche, die die späteren
Halbleiterbauelemente bilden, können gezielt vermessen und getestet werden. Danach kann das Gesamtsystem vereinzelt werden, wobei dadurch bereits auf Trägern montierte
Halbleiterbauelemente mit aufgebrachtem Versiegelungsmaterial erhalten werden können. Durch einen solchen so genannten Batch-Prozess im Rahmen der Herstellung eines
optoelektronischen Bauelements ist es möglich, eine Vielzahl von optoelektronischen Bauelementen besonders kostengünstig herzustellen, da das Hantieren mit den einzelnen
Halbleiterbauelementen auf ein Minimum reduziert werden kann. Bei dem Halbleiterschichtverbund kann es sich auch beispielsweise um einen so genannten Barrenverbund von
Laserdioden handeln. Dabei wird eine im Waferverbund
hergestellte Halbleiterschichtenfolge geeignet in Barren gespalten, um an den Spaltflächen Laserfacetten zu erzeugen. Auf die Laserfacetten kann dann das Versiegelungsmaterial abgeschiedene werden. Bei bereits im Waferverbund
trockengeätzten Laserfacetten kann es auch möglich sein, die Laserfacetten bereits wie oben beschrieben im Waferverbund mit dem Versiegelungsmaterial zu beschichten.
Bei einem weiteren Verfahren zur Herstellung eines
optoelektronischen Bauelements mit einem Halbleiterbauelement gemäß den vorherigen Ausführungsformen und mit einem oder mehreren der vorab genannten Merkmalen wird das
Halbleiterbauelement auf einem Träger montiert. Danach wird das Versiegelungsmaterial mittels Atomlagenabscheidung abgeschieden. Der Träger kann dabei eine Wärmesenke, ein Gehäusebauteil, einen Leiterrahmen oder eine Kombination daraus umfassen oder sein. Besonders vorteilhaft kann es sein, wenn das Halbleiterbauelement auf dem Träger auch elektrisch angeschlossen wird, beispielsweise mittels einer die Montagefläche bildenden elektrischen Kontaktschicht und/oder mittels eines elektrischen Kontaktelements, etwa einer Metallschicht oder einem Bonddraht, wie oben
beschrieben ist. Dabei können mit Vorteil alle freiliegenden Oberflächen des Halbleiterbauelements zusammen mit zumindest einem Teil der Oberfläche des Trägers und gegebenenfalls dem elektrischen Kontaktelement mit dem Versiegelungsmaterial bedeckt werden, um eine effektive Verkapselung und
Versiegelung zu erreichen, da dadurch in einem
Versiegelungsschritt alle kritischen Grenz- und Oberflächen des Halbleiterbauelements, beispielsweise eine Facette, Seitenkanten und/oder freiliegende Chipoberflächen,
gleichzeitig geschützt werden können. Besonders vorteilhaft ist dabei auch, dass keine entsprechenden Fenster für den elektrischen Anschluss des Halbleiterbauelements, etwa durch Bonden oder Löten, beispielsweise mittels einer Maskentechnik vorgesehen und/oder nach dem Aufbringen des
Versiegelungsmaterials etwa durch Ätzen wieder freigelegt werden müssen, da das elektrische Kontaktieren bereits erfolgt ist.
Die hier beschriebenen anorganischen optoelektronisch aktiven Halbleiterbauelemente können durch das mittels
Atomlagenabscheidung aufgebrachte Versiegelungsmaterial gegen Umwelteinflüsse resistent gemacht werden und so
beispielsweise gegen mechanische Belastungen wie etwa
Kratzer, Feuchtigkeit und/oder schädigende Gase wie etwa Sauerstoff geschützt werden. Dies ist mit den hier
beschriebenen Verfahren mit Vorteil kostengünstig möglich. Dadurch können kostengünstige, innovative, ultrakompakte und alterungsstabile optoelektronische Bauelemente ermöglicht werden .
Insbesondere kann es bei den vorab beschriebenen
Ausführungsformen des optoelektronischen Bauelements und des Verfahrens zur Herstellung des optoelektronischen Bauelements möglich sein, infolge des mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterials auf im Stand der Technik üblicherweise verwendete, mit Schutzgas befüllte Gehäuse zu verzichten und damit einerseits ein wesentliches
Kosteneinsparungspotential und andererseits ein Verhindern von Bauelement zerstörenden Fehlerquellen wie etwa
Restfeuchte im Gehäuse oder Undichtigkeiten zu erreichen. Weiterhin kann es möglich sein, dass neu innovative Bauformen ermöglicht werden, die aufgrund des Verzichts auf die
Schutzgasverkappung ein hohes Maß an Flexibilität bezogen auf die jeweilige Anwendung gestatten. Insbesondere können optoelektronische Bauelemente mit äußerst kompakter, flacher Bauform ermöglicht werden, die beispielsweise geeignet sein können, in Mobiltelefonen als Projektionslaser oder zur
Hinterleuchtung von Projektionseinheiten eingebaut zu werden.
Weitere Vorteile und vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in
Verbindung mit den Figuren 1A bis 6E beschriebenen
Ausführungsformen .
Es zeigen:
Figuren 1A bis 1D eine schematische Darstellung eines
Verfahrens zur Herstellung eines optoelektronischen
Bauelements gemäß einem Ausführungsbeispiel,
Figuren 2A bis 3 schematische Darstellungen von
Verfahrensschritten von Verfahren zur Herstellung von optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen,
Figuren 4 bis 5B schematische Darstellungen von
optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen,
Figuren 6 bis 8 schematische Darstellungen von
Halbleiterbauelementen für optoelektronische Bauelemente gemäß weiteren Ausführungsbeispielen und
Figuren 9 bis 13 schematische Darstellungen von
optoelektronischen Bauelementen gemäß weiteren
Ausführungsbeispielen . In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In den Figuren 1A bis 1D ist gemäß einem Ausführungsbeispiel ein Verfahren zur Herstellung eines optoelektronischen
Bauelements 100 mit einem Halbleiterbauelement 10 gezeigt.
In einem ersten Verfahrensschritt gemäß Figur 1A wird ein so genannter Halbleiterschichtverbund 90 in Form eines so genannten Waferverbunds bereitgestellt. Der
Halbleiterschichtverbund 90 weist einen Halbleiterwafer 91 auf, auf dem eine Halbleiterschichtenfolge 2 mit einem aktiven Bereich 3 abgeschieden ist. Auf der
Halbleiterschichtenfolge 2 ist eine elektrische
Kontaktschicht 4 aus einem Metall, einer
Metallschichtenfolgen und/oder einer Metalllegierung
aufgebracht. Die elektrische Kontaktschicht 4 ist im
gezeigten Ausführungsbeispiel rein beispielhaft gezeigt und kann beispielsweise auch strukturiert sein. Weiterhin können eine oder mehrere weitere elektrische Kontaktschichten aufgebracht sein, so dass eine beidseitige Kontaktierung der Halbleiterschichtenfolge 2 und insbesondere des aktiven
Bereichs 3 möglich ist. Derartige Kontaktierungsmöglichkeiten sind dem Fachmann bekannt und werden hier nicht weiter ausgeführt . Im gezeigten Ausführungsbeispiel umfasst der
Halbleiterschichtverbund 90 rein exemplarisch eine
Halbleiterschichtenfolge 2 zur Herstellung von als
lichtemittierende Dioden (LEDs) ausgeführten
Halbleiterbauelementen 10 und weist daher einen aktiven
Bereich 3 auf, der geeignet ist, im Betrieb Licht
abzustrahlen. Alternativ dazu kann der
Halbleiterschichtverbund 90 beispielsweise auch eine
Halbleiterschichtenfolge 2 zur Herstellung von
kantenemittierenden Laserdioden, vertikalemittierenden
Laserdioden (VCSELs) , Laserdiodenarrays , Fotodioden oder Solarzellen aufweisen.
Die Halbleiterschichtenfolge 10 weist im gezeigten
Ausführungsbeispiel ein III-V-Verbindungshalbleitermaterial oder ein II-VI-Verbindungshalbleitermaterial auf. Ein III-V- Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, AI, Ga, In, und ein Element aus der fünften Hauptgruppe, wie
beispielsweise N, P, As, auf. Insbesondere umfasst der
Begriff III-V-Verbindungshalbleitermaterial die Gruppe der binären, ternären oder quaternären Verbindungen, die
wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Entsprechend weist ein II-VI-Verbindungshalbleitermaterial wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie
beispielsweise 0, S, Se, auf. Insbesondere umfasst ein II-VI- Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst. Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile
aufweisen. Beispielsweise gehören zu den II-VI- Verbindungsalbleitermaterialien : ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
Der Halbleiterwafer 91 weist beispielsweise Saphir oder ein Halbleitermaterial, beispielsweise ein oben genanntes
Verbindungshalbleitermaterial auf. Insbesondere kann der Halbleiterwafer 91 in diesem Fall GaAs, GaP, GaN oder InP aufweisen oder daraus sein oder alternativ auch Sic, Si oder Ge .
Alternativ zum gezeigten Ausführungsbeispiel kann der
Halbleiterwafer 91 anstelle eines Aufwachssubstrats für die Halbleiterschichtenfolge 2 auch ein Trägersubstrat sein, auf das die auf einem vorher bereitgestellten Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge 2 übertragen wurde. Derartige Verfahrensschritte sind beispielsweise im Rahmen der Herstellung so genannter Dünnfilm-Halbleiterbauelemente bekannt und werden hier nicht weiter ausgeführt.
Die Halbleiterschichtenfolge 2 kann als aktiven Bereich 3 beispielsweise einen herkömmlichen pn-Übergang, eine
Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW- Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW- Struktur) aufweisen. Die Halbleiterschichtenfolge 2 kann neben dem aktiven Bereich 3 weitere funktionale Schichten und funktionelle Bereiche umfassen, etwa p- oder n-dotierte
Ladungsträgertransportschichten, undotierte oder p- oder n- dotierte Confinement- , Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder Elektroden sowie Kombinationen daraus. Solche Strukturen den aktiven Bereich 3 oder die weiteren funktionalen Schichten und Bereiche betreffend sind dem Fachmann insbesondere hinsichtlich Aufbau, Funktion und Struktur bekannt und werden von daher an dieser Stelle nicht näher erläutert.
Weiterhin weist der Halbleiterschichtverbund 90 Gräben 92 auf, die die Halbleiterschichtenfolge 2 in einzelne Bereiche unterteilen, die nach dem Vereinzeln entlang der angedeuteten Trennlinien die Halbleiterbauelemente 10 bilden.
Auf der elektrischen Kontaktschicht 4 ist eine strukturiert ausgeführte Maske 5 aufgebracht, die der Strukturierung eines nachfolgen aufgebrachten Versiegelungsmaterials 6 dient. Die Maske 5 weist beispielsweise ein Metall, ein Dielektrikum, eine Fotolack oder eine Kombination daraus auf.
Die Halbleiterschichtenfolge 2 weist Oberflächenbereiche 7 auf, die die Oberseite der Halbleiterschichtenfolge 2
beziehungsweise der elektrischen Kontaktschicht 4 und
insbesondere auch durch die Gräben 92 freigelegte
Seitenflächen der Halbleiterschichtenfolge 2 umfassen.
Insbesondere letztere müssen vor schädlichen Einflüssen wie etwa schädigenden Gasen geschützt werden, da die einzelnen Schichten der Halbleiterschichtenfolge 2 und insbesondere der aktive Bereich 3 freigelegt sind. In einem nachfolgenden Verfahrensschritt gemäß Figur 1B wird daher auf die
Oberflächenbereiche 7 mittels der im allgemeinen Teil
beschriebenen Atomlagenabscheidung ein Versiegelungsmaterial 6 aufgebracht. Dieses umfasst im gezeigten Ausführungsbeispiel ein elektrisch isolierendes, optisch transparentes Oxid oder Nitrid wie etwa Titanoxid,
Siliziumoxid oder Siliziumnitrid oder auch ein weiteres im allgemeinen Teil genanntes Material. Das
Versiegelungsmaterial 6 wird mit einer Dicke von kleiner oder gleich 500 nm und bevorzugt mit einer Dicke zwischen 10 nm und 100 nm aufgebracht. Durch das Aufbringen mittels
Atomlagenabscheidung bedeckt das Versiegelungsmaterial 6 die Oberflächenbereiche 7 hermetisch dicht, so dass insbesondere die durch die Gräben 92 freigelegten Seitenflächen der
Halbleiterschichtenfolge 2 kratzfest und hermetisch dicht versiegelt und verkapselt sind. Weiterhin können durch das Versiegelungsmaterial 6 in den späteren
Halbleiterbauelementen 10 Leckströme über die Seitenflächen und Chipkanten vermieden werden, die ansonsten
Stabilitätsrisiken für den Betrieb darstellen würden. Für ein Halbleiterbauelement 10, das als Licht empfangendes
Halbleiterbauelement 10 ausgeführt ist, kann es durch
Leckströme auch zu Dunkelstromausfällen kommen.
Nach dem Aufbringen des Versiegelungsmaterials 6 wird der Halbleiterschichtverbund 90 in den Gräben 92 entlang der Trennlinien 93 mittels Sägen, Brechen, Ritzen und/oder Ätzen in Halbleiterbauelemente 10 vereinzelt, von denen eines in Figur IC gezeigt ist.
Durch eine Abhebetechnik wird die Maske 5 auf dem
Halbleiterbauelement 10 entfernt (Figur 1D) , wodurch in der Schicht aus dem Versiegelungsmaterial 6 eine Kontaktöffnung 8 gebildet wird, durch die die elektrische Kontaktschicht 4 zum elektrischen Anschluss des Halbleiterbauelements 10
kontaktiert werden kann. Alternativ zum gezeigten Ausführungsbeispiel kann die Maske 5 auch bereits vor dem Vereinzeln entfernt werden.
Das mittels des gezeigten Verfahrens hergestellte
optoelektronische Bauelement 100 gemäß Figur 1D weist somit ein Halbleiterbauelement 10 mit einem aktiven Bereich 3 auf, der geeignet ist, im Betrieb Licht abzustrahlen. Auf
zumindest einem Oberflächenbereich 7 ist ein
Versiegelungsmaterial 6 aufgebracht, das den
Oberflächenbereich 7 hermetisch bedeckt. Insbesondere werden bei dem gezeigten Ausführungsbeispiel die Flanken des
Halbleiterbauelements 10 vom Versiegelungsmaterial 6
versiegelt, so dass beispielsweise eine Degradation
beziehungsweise Beeinträchtigung des aktiven Bereichs 3 durch Umwelteinflüsse wie etwa Feuchtigkeit und/oder Sauerstoff und/oder durch Leckströme vermieden werden kann.
Alternativ zum gezeigten Ausführungsbeispiel kann der
Halbleiterschichtverbund 90 anstelle eines Waferverbunds auch einen Barrenverbund von Laserdioden bilden, bei dem
beispielsweise die durch Spalten freigelegten Facetten
Oberflächenbereiche 7 bilden, auf denen das
Versiegelungsmaterial 6 aufgebracht wird.
In den weiteren Figuren werden weitere Ausführungsbeispiele für Verfahrensschritte von Herstellungsverfahren und für optoelektronische Bauelemente gezeigt, die Variationen und Modifikationen des vorab gezeigten Ausführungsbeispiels darstellen und die, sofern nichts anderes beschrieben ist, Merkmale des vorab gezeigten Ausführungsbeispiels aufweisen können . In den Figuren 2A bis 2C ist ein Ausführungsbeispiel von Verfahrensschritten für ein Verfahren zur Herstellung eines optoelektronischen Bauelements 200 gezeigt, bei dem nach dem in Figur 1A gezeigten Verfahrensschritt die Vereinzelung des Halbleiterschichtverbunds 90 in Halbleiterbauelemente 10 durchgeführt wird. Alternativ zum gezeigten Verfahren kann beispielsweise die Maske 5 auch erst auf dem vereinzelten Halbleiterbauelement 10 aufgebracht werden.
In einem weiteren Verfahrensschritt wird gemäß Figur 2B ein Versiegelungsmaterial 6 mittels Atomlagenabscheidung auf allen Oberflächenbereichen 7 des Halbleiterbauelements 10 abgeschieden. Mittels der vorab beschriebenen Abhebetechnik wird die Maske entfernt und die elektrische Kontaktschicht in der Kontaktöffnung 8 freigelegt (Figur 2C) .
Das so hergestellte optoelektronische Bauelement 200 weist ein Halbleiterbauelement 10 auf, bei dem die mit dem
Versiegelungsmaterial 6 bedeckten Oberflächenbereiche 7 alle freiliegenden Oberflächen des Halbleiterbauelements 10 bis auf einen Teilbereich der elektrischen Kontaktschicht 4 umfassen. Das Halbleiterbauelement 10 ist somit allseitig hermetisch dicht bedeckt und gegen Verkratzung und schädliche Umwelteinflüsse geschützt sowie über die in der
Kontaktöffnung 8 freigelegte elektrische Kontaktschicht elektrisch kontaktierbar . Wie bereits weiter oben angemerkt kann das Versiegelungsmaterial 6 weitere Kontaktöffnungen zur Freilegung weiterer elektrischer Kontaktschichten aufweisen, was aber der Übersichtlichkeit halber nicht gezeigt ist.
In Figur 3 ist ein Verfahrensschritt für ein
Herstellungsverfahren für optoelektronische Bauelemente gemäß einem weiteren Ausführungsbeispiel gezeigt. Dabei wird der Halbleiterschichtverbund 90 auf einen Trägerverbund 94 aufgebracht, der beispielsweise Wärmesenken für die
Halbleiterbauelemente 10 umfasst. Der
Halbleiterschichtverbund 90 und der Trägerverbund 94 werden beispielsweise mittels Löten, Kleben oder anodischem Bonden miteinander verbunden und aufeinander montiert.
Alternativ zum gezeigten Ausführungsbeispiel können auch ein oder mehrere bereits vereinzelte Halbleiterbauelemente 10 auf einen Träger oder einem Trägerverbund montiert werden.
Der Halbleiterschichtverbund 90 mit dem Trägerverbund 94 oder ein oder mehrere Halbleiterbauelemente 10 auf einem Träger oder Trägerverbund können dann wie in den vorherigen
Ausführungsbeispielen weiter verarbeitet werden.
In Figur 4 ist ein Ausführungsbeispiel für ein
optoelektronisches Bauelement 300 gezeigt, bei dem das
Halbleiterbauelement 10 mittels einer Montagefläche 9 auf einem Träger 11, beispielsweise einer Wärmesenke, einem
Leiterrahmen und/oder einer Leiterplatte, montiert ist. Der mit dem Versiegelungsmaterial 6 bedeckte Oberflächenbereich 7 umfasst bis auf die Kontaktöffnung 8 alle freiliegenden
Oberflächen des Halbleiterbauelements 10 im Sinne der
vorliegenden Beschreibung. Je nach den spezifischen
Erfordernissen an das optoelektronische Bauelement,
beispielsweise hinsichtlich einer optimierten Wärmeabfuhr und/oder einer Abschattung durch elektrische Kontaktschichten beziehungsweise Bondpads, kann die Herstellung eines solchen Bauelements hinsichtlich der Montage des
Halbleiterbauelements 10 auf dem Träger 11 sowohl in einer so genannten p-side-up- oder p-side-down-Montage erfolgen. Alternativ zum gezeigten Ausführungsbeispiel in Figur 4 kann das Versiegelungsmaterial 6 auch auf allen freiliegenden Oberflächenbereichen 7 einschließlich der elektrischen
Kontaktschichten 4, also auf allen Oberflächen bis auf die Montagefläche, und/oder zumindest teilweise auf einer oder mehreren Oberflächen des Trägers 11 aufgebracht werden, wie etwa in Zusammenhang mit den Figuren 9 bis 13 gezeigt ist.
In den Figuren 5A und 5B sind weitere Ausführungsbeispiele für optoelektronische Bauelemente 400, 500 gezeigt, bei denen auf zumindest einem Oberflächenbereich 7 ein
Versiegelungsmaterial 6 aufgebracht ist. In beiden
Ausführungsbeispielen weisen die Halbleiterbauelemente 10 der optoelektronischen Bauelemente 400, 500 mit dem
Versiegelungsmaterial 6 bedeckte Oberflächenbereiche 7 auf, die abgeschattet sind. Das bedeutet, dass die
Oberflächenbereiche 7 mittels gerichteter Aufbringverfahren wie etwa Aufdampfen oder Sputtern nicht oder zumindest nicht gleichmäßig mit dem Versiegelungsmaterial 6 bedeckbar sind. Die abgeschatteten Bereiche der Oberflächenbereiche 7 werden gemäß den gezeigten Ausführungsbeispielen durch geometrische Ausformungen in Form einer umgekehrten Keilstruktur (Figur 5A) und in Form von pilzartigen Strukturen (Figur 5B) der Halbleiterbauelemente 10 und deren Halbleiterschichtenfolgen 2 gebildet. Die gezeigten geometrischen Ausformungen sind dabei rein beispielhaft. Mittels der Atomlagenabscheidung kann eine geometrieunabhängige Bedeckung der zu
beschichtenden Oberflächenbereiche 7 in den gezeigten
Ausführungsbeispielen erreicht werden, da dieses Verfahren nicht gerichtet ist.
Besonders von Vorteil ist das hier beschriebene Verfahren daher auch für Halbleiterbauelemente 10 einsetzbar, die sehr nahe nebeneinander auf einem Träger angeordnet ist und/oder die beispielsweise schmale Kanäle und/oder Öffnungen und/oder sich zur Montagefläche hin verjüngende Strukturen aufweisen.
In den Figuren 6 bis 8 sind Ausführungsbeispiele für
Halbleiterbauelemente 10', 10'', 10''' gezeigt, die
MikroÖffnungen 12 aufweisen.
Wie in Figur 6 schematisch angedeutet können die
MikroÖffnungen 12 in der Halbleiterschichtenfolge 2 und/oder im Substrat 1 etwa in Form von Mikrokanälen und/oder
Schraubenversetzungen vorhanden sein. Beispielsweise können sich derartige MikroÖffnungen 12 beim Aufbringen der
Halbleiterschichtenfolge 10 aufgrund von nicht-perfekten Gitteranpassungen zwischen der Halbleiterschichtenfolge 2 und dem Substrat 1 und/oder zwischen verschiedenen Schichten der Halbleiterschichtenfolge 2 bilden. Das Substrat 1 kann ebenfalls herstellungsbedingt MikroÖffnungen 12 aufweisen. Insbesondere können die optoelektronischen Bauelemente der vorab und nachfolgend gezeigten Ausführungsbeispiele solche MikroÖffnungen aufweisen.
Innerhalb der MikroÖffnungen 12 können Dotierstoffe und/oder Metall und/oder Feuchtigkeit und/oder Sauerstoff
beispielsweise in den aktiven Bereich 3 migrieren und so zu einem Sperrstromanstieg und Alterungsausfällen führen. Durch die Versiegelung der Oberflächenbereiche 7, die die
MikroÖffnungen enthalten, mittels des Versiegelungsmaterials 6, wie in Figur 6 angedeutet ist, werden derartige Risiken verhindert .
Insbesondere kann die Versiegelung der MikroÖffnungen 12 beispielsweise dadurch erfolgen, dass die Halbleiterschichtenfolge 2 unmittelbar nach dem epitaktischen Aufwachsen mittels des Versiegelungsmaterials 6 versiegelt wird oder auch in einem späteren Prozessschritt entsprechend den vorherigen Ausführungsbeispielen. Insbesondere kann die Versiegelung der MikroÖffnungen 12 zusammen mit einem
Passivierungsschritt weiterer zu versiegelnder
Oberflächenbereiche 7, beispielsweise der Seitenflächen eines Halbleiterbauelements 10, erfolgen.
Wie in Figur 7 angedeutet ist, kann das Halbleiterbauelement 10'' auf einer Oberfläche eine Passivierungsschicht 13 aufweisen, die beispielsweise mittels eines konventionellen Aufbringverfahrens wie etwa Sputtern, Aufdampfen oder CVD aufgebracht wird. Wie im allgemeinen Teil beschrieben kann eine solche Passivierungsschicht 13 MikroÖffnungen 12 wie etwa Mikrokanäle und/oder so genannte Pin-Holes durch eine erhöhte Porosität und/oder durch eine nicht-perfekte
Flächenbelegung der Passivierungsschicht 13 aufweisen, die mittels des Versiegelungsmaterials 6 durch
Atomlagenabscheidung versiegelt werden können.
In Figur 8 ist ein als Laserdiode ausgebildetes
Halbleiterbauelement 10''' gezeigt, das eine dem Fachmann bekannte Stegwellenleiterstruktur aufweist. Die
Stegwellenleiterstruktur wird durch epitaktisches Überwachsen in selbstj ustierender Form hergestellt, indem auf einem Teil der Halbleiterschichtenfolge 2 eine Aufwachsschutzschicht 14 aufgebracht wird, die in dem Bereich eine Öffnung aufweist, in dem die Stegwellenleiterstruktur ausgebildet werden soll. Im Falle einer porösen Aufwachsschutzschicht 14 mit
MikroÖffnungen 12 auf dem Oberflächenbereich 7 wachsen im Bereich der MikroÖffnungen 12 parasitäre Kristalle auf, die eine schlechte Überformbarkeit , Leckströme und/oder sogar einen Bauelementausfall zur Folge haben können. Durch das Aufbringen des Versiegelungsmaterials 6 mittels
Atomlagenabscheidung können die MikroÖffnungen 12 im
Oberflächenbereich 7 versiegelt werden.
In Figur 9 ist ein optoelektronisches Bauelement 600 mit einem Halbleiterbauelement 10 gemäß einem weiteren
Ausführungsbeispiel gezeigt.
Das optoelektronische Bauelement 600 weist einen Träger 11 auf, der als Wärmesenke für einen darauf montiertes
Halbleiterbauelement 10 ausgebildet ist und der elektrische Anschlussschichten 15, 16 zur elektrischen Kontaktierung des Halbleiterbauelements 10 aufweist. Das Halbleiterbauelement 10 ist mit einer Montagefläche 9 auf der elektrischen
Anschlussschicht 15 montiert, wobei die Montagefläche 9 auch eine elektrische Kontaktschicht (nicht gezeigt) zum
elektrischen Anschluss des Halbleiterbauelements 10
ausgebildet ist. Auf der der Montagefläche gegenüberliegenden Seite ist das Halbleiterbauelement 10 mittels eines als elektrisch leitende Schicht ausgebildeten elektrischen
Kontaktelements 21 an die Anschlussschicht 16 des Trägers elektrisch angeschlossen. Dazu ist zwischen dem elektrischen Kontaktelement 21 und dem Halbleiterbauelement 10 eine elektrische Isolierungsschicht 18 in Bereichen angeordnet, um das elektrische Kontaktelement 21 beispielsweise an den
Seitenflächen des Halbleiterbauelements 10 vom elektrischen Kontaktelement 21 elektrisch zu isolieren.
Das Halbleiterbauelement 10 ist auf Oberflächenbereichen 7, die alle freiliegenden Oberflächen des Halbleiterbauelements 10 und das elektrische Kontaktelement 21 umfassen, mit dem mittels Atomlagenabscheidung aufgebrachten Versiegelungsmaterial 6 bedeckt und hermetisch dicht
versiegelt. Weiterhin sind auch Oberflächen 17 des Trägers mit dem Versiegelungsmaterial 6 bedeckt. Dadurch wird eine umfassende Verkapselung des Halbleiterbauelements 10
erreicht .
Im Vergleich zu den im Stand der Technik bekannten Gehäusen lassen sich durch das Versiegelungsmaterial 6 sehr kompakte Abmessungen des verkapselten optoelektronischen Bauelements 600 erzielen. Von Vorteil ist dies gerade in Kombination mit der elektrischen Kontaktierung mittels des gezeigten
schichtförmigen elektrischen Kontaktelements 21, da die typischerweise verwendeten elektrischen Verbindungen zwischen einem Halbleiterchip und den elektrischen Zuführungen in Form von Bonddrähten beim Weglassen eines bekannten Gehäuses signifikant zur Bauhöhe beitragen würden. Im Vergleich zu einem als Bonddraht ausgeführten elektrischen Kontaktelement 21 wird weiterhin auch die Gefahr einer Beschädigung des optoelektronischen Bauelements 600 beispielsweise durch
Abreißen des Bonddrahts bei der gezeigten gehäusefreien
Bauform reduziert.
In Figur 10 ist ein optoelektronisches Bauelement 700 mit einem Halbleiterbauelement 10 gemäß einem weiteren
Ausführungsbeispiel gezeigt, das im Vergleich zum vorherigen Ausführungsbeispiel einen Bonddraht als elektrisches
Kontaktelement 21 aufweist. Dabei sind das gesamte
Halbleiterbauelement 10 auf allen freiliegenden Oberflächen beziehungsweise Oberflächenbereichen 7 sowie der Bonddraht 21 mit dem Versiegelungsmaterial 6 bedeckt. Weiterhin ist auch der Träger mit den elektrischen Anschlussschichten 15, 16 bis auf einen Anschlussbereich 22 auf allen Oberflächen 17 mit dem Versiegelungsmaterial 6 bedeckt, so dass eine umfassende Versiegelung des optoelektronischen Bauelements 700 erreicht wird. Mittels des elektrischen Anschlussbereichs 22, in dem die elektrischen Anschlussschichten 15, 16 zur Kontaktierung zugänglich sind, kann ein elektrischer Anschluss des
optoelektronischen Bauelements 700 an eine externe
Stromversorgung und/oder eine Steuerelektronik erfolgen.
Weiterhin weist das optoelektronische Bauelement 700 ein transparentes Gehäusematerial 20 auf, das das
Halbleiterbauelement 10 und einen Teil des Trägers 11 umgibt. Das Gehäusematerial 20 weist einen Kunststoff auf, der nicht hermetisch ist.
Die herkömmliche Verkapselung von optoelektronischen
Bauelementen in einem hermetischen Kunststoff- oder
Metallgehäuse hingegen wäre im Vergleich zum gezeigten
Ausführungsbeispiel sehr aufwändig, da alle Grenzflächen zur Umgebung höchsten Anforderungen hinsichtlich Dichtheit genügen müssen, was nur mit relativ aufwändigen Verfahren und Materialien realisiert werden kann. Das Gehäuse selbst könnte in vielen Fällen wesentlich einfacher ausgeführt werden, insbesondere um anderen Anforderungen wie etwa
Handhabbarkeit, Wärmeabfuhr und/oder optischen Eigenschaften zu genügen, wenn nicht üblicherweise durch das Gehäuse auch eine hermetische Verkapselung bildet werden muss. Durch die Kombination mit dem Versiegelungsmaterial 6 können wesentlich einfachere Gehäuse verwendet werden, wobei zwar eine
hermetisch dichte Versiegelung gewährleistet wird,
gleichzeitig aber die aufwändigen bekannten Verfahren und Materialien zur Verkapselung vermieden werden können.
In Figur 11 ist ein optoelektronisches Bauelement 800 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem als Wärmesenke, Leiterrahmen, Platine oder Nutzen ausgebildeten Träger 11 eine Mehrzahl von Halbleiterbauelementen 10 aufweist. Die Halbleiterbauelemente 10 sind im gezeigten Ausführungsbeispiel als LEDs ausgebildet, so dass das
optoelektronische Bauelement 800 ein lichtemittierendes
Hochleistungsmodul darstellt. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Träger 11 auf jeder freiliegenden Oberfläche zusammenhängend mit dem Versiegelungsmaterial 6 bedeckt, wie in Figur 11 schematisch angedeutet ist.
Lediglich die elektrischen Anschlussbahnen 15, 16 sind im gezeigten Bereich als elektrischer Anschlussbereich
ausgebildet und daher frei vom Versiegelungsmaterial 6.
Einen besonderen Vorteil bietet das mittels
Atomlagenabscheidung aufgebrachte Versiegelungsmaterial 6 bei optoelektronischen Bauelementen wie dem hier gezeigten vor allem auch dann, wenn die Halbleiterbauelemente 10 sehr dicht nebeneinander, etwa in einer Array-Bauform, angeordnet sind. Die Atomlagenabscheidung ermöglicht hierbei das Aufbringen einer kostengünstigen, großflächigen, optisch transparenten und hermetisch Dichten Versiegelung beziehungsweise
Verkapselung die auch möglicherweise vorhandene schmale
Spalte zwischen den Halbleiterbauelementen 10 zuverlässig und gleichmäßig versiegelt. Dabei kann das Versiegelungsmaterial 6 mit Vorteil ein optisch transparentes Material aufweisen, das die optische Funktionalität der Halbleiterbauelemente 10 nicht beeinflusst.
Alternativ können die Halbleiterbauelemente 10 auch zumindest teilweise oder alle als Laserdioden und/oder Fotodioden ausgebildet sein. Weiterhin ist es auch möglich, dass das Aufbringen des Versiegelungsmaterials mittels
Atomlagenabscheidung im Rahmen einer Montage der Halbleiterbauelemente 10 und deren elektrischen
Anschlussbahnen auf einem Nutzen durchgeführt wird.
Anschließend kann dann eine Montage zusätzlicher Komponenten wie etwa optischer Bauteile möglich sein, die keiner
Verkapselung bedürfen.
In Figur 12 ist ein optoelektronisches Bauelement 900 gemäß einem weiteren Ausführungsbeispiel gezeigt, das auf einem Träger 11, der als elektrische Anschlussplatte und
gleichzeitig als Wärmesenke ausgebildet ist, zwei
Halbleiterbauelemente 10 aufweist, die auf verschiedenen Oberflächen des Trägers 11 angeordnet sind. Die
Halbleiterbauelemente 10 sind im gezeigten
Ausführungsbeispiel rein beispielhaft als rote und als gründe Laserdiode ausgebildet. Der Übersichtlichkeit halber sind elektrische Kontaktschichten und Anschlussschichten nicht gezeigt. Die Halbleiterbauelemente 10 und der Träger 11 sind bis auf einen elektrischen Anschlussbereich 22 auf allen freiliegenden Oberflächen zusammenhängend mit dem
Versiegelungsmaterial 6 bedeckt, wie schematisch in Figur 12 angedeutet ist. Dadurch ist eine gemeinsame und gleichzeitige Verkapselung der verschieden ausgeführten
Halbleiterbauelemente 10 bei einer sehr kompakten Bauweise des optoelektronischen Bauelements 900 möglich, da auf eine aufwändige Verkapselung gemäß dem Stand der Technik wie etwa ein Schutzgasgehäuse verzichtet werden kann. Aufgrund der kompakten Bauweise können die Halbleiterbauelemente 10 beispielsweise auch eine gemeinsame nachgeordnete Optik nutzen .
Alternativ zum gezeigten Ausführungsbeispiel einer so genannten Sender-Sender-Kombination können die
Halbleiterbauelemente 10 auch beispielsweise als LEDs oder als Kombination aus einer Fotodiode und einer Licht
emittierenden beziehungsweise einer Laserdiode in einer
Sender-Empfänger-Kombination ausgeführt sein. Alternativ dazu können die Halbleiterbauelemente 10 auch in einer Empfänger- Empfänger-Kombination als zwei Fotodioden ausgeführt sein. Weiterhin können auch mehr als die zwei gezeigten
Halbleiterbauelemente 10 sowie weitere elektronische
Bauelemente auf dem Träger 11 auf einer oder beiden Seiten angeordnet und gemeinsam mit dem Versiegelungsmaterial 6 verkapselt sein.
Die gezeigte kompakte Bauweise ist von Vorteil für
optoelektronische Massenanwendungen wie etwa Projektoren oder Lichtschranken, da gleiche oder verschiedenartige
Halbleiterbauelemente 10 geometrisch dicht gepackt und gemeinsam ohne weiteren Platzaufwand verkapselt werden können .
In Figur 13 ist ein optoelektronisches Bauelement 1000 gemäß einem weiteren Ausführungsbeispiel gezeigt, das als
Solarzellenpaneel beziehungsweise als Solarzellenmodul ausgebildet ist. Das optoelektronische Bauelement 1000 weist eine Mehrzahl von Halbleiterbauelementen 10 auf, die als Solarzellen ausgebildet sind und die auf einem Träger 11 gemeinsam angeordnet sind und elektrisch miteinander
verschaltet sind. Die Halbleiterbauelemente 10 sind gemeinsam mit dem Versiegelungsmaterial 6 hermetisch dicht bedeckt und somit vor Verkratzung und Umwelteinflüssen wie etwa Hagel, Staub, Feuchtigkeit und Sauerstoff geschützt.
Solarzellen und Solarzellenmodule gewinnen für eine künftige Energieversorgung eine zunehmende Bedeutung. Da der Ausfall einzelner Solarzellen oder eines Solarzellenmoduls mit erheblichen Kosten verbunden ist, müssen derartige Systeme eine lange Lebensdauer bei möglichst unverminderter Effizienz aufweisen. Durch das großflächig und zusammenhängend über den als Solarzellen ausgebildeten Halbleiterbauelementen 10 aufgebrachte Versiegelungsmaterial 6 bietet dieses in Form einer transparenten Wetterschutzverkapselung einen effektiven Schutz vor Umwelteinflüssen und verhindert beispielsweise auch, dass durch Feuchtigkeit elektrische Kontaktschichten oder Anschlussschichten korrodieren.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2009 058 796.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Next Patent: DOUBLE DECK ELEVATOR SYSTEM