Eine aufwandsarme Realisierung eines Senderkonzeptes für moderne Mobilfunksysteme zur Frequenzmodulation bietet eine SA-Fractional-N-Phasenregelschleife, die im Folgenden auch als SA-Fractional-N-PLL oder auch nur als PLL bezeichnet wird.

Die PLL 10, wie sie in Figur 1 gezeigt ist, besteht aus einem Phasen-Frequenzdetektor 1, einer Charge-Pump 2, die auch als Ladungspumpe bezeichnet wird, einem Loop-Filter 3, das auch als Schleifenfilter bezeichnet wird, einem spannungsgesteuerten Oszillator 4, kurz VCO, und einem Frequenzteiler 5. An einem Eingang der PLL 10 liegt eine Referenzfrequenz fref an deren Phase mittels dem Phasen- Frequenzdetektor 1 mit einer Phase einer Frequenz fdiv verglichen wird, welche sich aus einer durch einen Teilerwert N geteilten Ausgangsfrequenz fvco ergibt. Gegebenenfalls wird vom Phasen-Frequenzdetektor 1 ein Stellsignal erzeugt und der Ladungspumpe 2 zugeführt, welche davon abhängig eine Spannung U erzeugt, die mittels dem Filter 3 gefiltert als Tuningspannung UVCO am Eingang des spannungsgesteuerten Oszillators 4 anliegt. Dieser wiederum erzeugt die von der Tuningspannung UVCO abhängige Ausgangsfrequenz fvco.

Die gewünschte Frequenzmodulation erfolgt digital über Variation des Frequenzteilerwertes N unter Zuhilfenahme eines SE-Modulators 6. Mittels eines Summieres 7 werden digitale Sendedaten D mit einem Kanalwort KW verknüpft und dem SA- Modulator 6 zugeführt, der dann daraus den Teilerwert N

bestimmt und dem Frequenzteiler 5 zur Verfügung stellt. Das Kanalwort KW gibt dabei den Kanal vor.

Bei Verwendung eines nicht integrierenden Schleifenfilters 3 ist die Übertragungsbandbreite der Phasenregelschleife 10 direkt proportional zur VCO-Steilheit Kvco. Die Übertragungsfunktion H (jw) der geschlossenen Regelschleife 10 bestimmt sich zu : <BR> <BR> <BR> <BR> <BR> H(j#)= #vco = N<BR> <BR> #ref 1 + j#/#0 (1) wobei fvco die Phase am PLL-Ausgang, fref die Phase am PLL-Eingang, w die Kreisfrequenz und N der Teilerwert ist.

Die Eckfrequenz f0 der-3dB Bandbreite der PLL 10 berechnet sich aus : N N wobei Kp die Phasendetektorsteilheit, R der Schleifenwiderstand gegen Masse und Kvco die VCO-Steilheit ist.

Die Phasendetektorsteilheit Kp ist proportional zum Chargepump-Strom Icp.

Bisher ist aus dem Stand der Technik keine PLL bekannt, mit der die Gleichspannungsleerlaufverstärkung bzw. Grenzfrequenz über alle Kanäle und über alle Toleranzen fest einstellbar ist.

Eine Aufgabe der Erfindung ist es, einen Phasenregelkreis anzugeben, bei dem eine konstante DC-Leerlaufverstärkung bzw.

Grenzfrequenz über alle Kanäle und über alle Toleranzen fest einstellbar ist.

Vorteilhafter Weise bietet die Erfindung die Möglichkeit, die VCO-Steilheit abgleichen zu können.

Die Aufgabe wird durch einen Phasenregelkreis mit den in Patentanspruch 1 angegebenen Merkmalen gelöst.

Der erfindungsgemäße Phasenregelkreis weist eine einstellbare Ladungspumpe zur Erzeugung einer Steuerspannung auf. Dieser ist ein spannungsgesteuerter Oszillator und eine Auswerteeinheit nachgeschaltet. Die Auswerteeinheit ist dabei derart ausgebildet, dass damit anhand der Steuerspannung und einer Sollsteilheit des spannungsgesteuerten Oszillators ein Korrektursignal erzeugbar und am Auswerteausgang anlegbar ist. Dieser wiederum ist mit einem Eingang der Ladungspumpe verbunden.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich den in den abhängigen Patentansprüchen angegebenen Merkmalen.

Bei einer vorteilhaften Weiterbildung der Erfindung ist die Auswerteeinheit derart ausgebildet, daß damit der Fehler der Steilheit des spannungsgesteuerten Oszillators berechenbar ist.

Bei einer weiteren vorteilhaften Weiterbildung des erfindungsgemäßen Phasenregelkreises ist der Auswerteeinheit ein Analog-Digital-Wandler zum Wandeln der Steuerspannung in ein digitales Wort vorgeschaltet.

In einer weiteren Ausführungsformen der Erfindung ist zwischen die Auswerteeinheit und den Analog-Digital-Wandler ein Register zum Speichern des digitalen Worts geschaltet.

Zwischen die Auswerteeinheit und das Register kann ein Tabellenspeicher geschaltet sein, um aus dem digitalen Wort und einem Kanalwort den Istwert der Steilheit des spannungsgesteuerten Oszillators zu ermitteln.

Weiterhin kann die Auswerteeinheit eine Recheneinheit aufweisen, um aus dem Istwert der Steilheit des spannungsgesteuerten Oszillators, dem Kanalwort und der Sollsteilheit des spannungsgesteuerten Oszillators einen Steilheitsfehler zu errechnen.

Bei einer weiteren Ausführungsform des erfindungsgemäßen Phasenregelkreises sind der Auswerteeinheit mehrere Register nachgeschaltet, um für mehrere Kanalgruppen jeweils einen Steilheitsfehler zu speichern.

Vorteilhafter Weise ist der Auswerteeinheit eine steuerbare Stromquelle nachgeschaltet, um aus dem Steilheitsfehler das Korrektursignal zu erzeugen.

Zudem kann bei dem erfindungsgemäßen Phasenregelkreis ein Schleifenfilter vorgesehen sein, welches zwischen die Ladungspumpe und den spannungsgesteuerten Oszillator geschaltet ist.

Des weiteren kann bei der Erfindung im Rückkopplungszweig ein Teiler vorgesehen sein.

Schließlich kann in einer weiteren vorteilhaften Ausgestaltung der Erfindung der Teiler einen einstellbaren Teilerwert aufweisen, welcher mit einem SA-Modulator einstellbaren ist.

Im folgenden wird die Erfindung anhand von vier Figuren an mehreren Ausführungsbeispielen weiter erläutert.

Es zeigen : Figur 1 einen Phasenregelkreis wie er aus dem Stand der Technik bekannt ist, Figur 2 in Form eines Blockschaltbilds den prinzipiellen Aufbau einer ersten Ausführungsform des Phasenregelkreises gemäß der Erfindung, Figur 3 ein Frequenzdiagramm mit dem Verlauf der Steilheit eines spannungsgesteuerten Oszillators in Abhängigkeit von der Frequenz und Figur 4 in Form eines Blockschaltbilds den prinzipiellen Aufbau einer zweiten Ausführungsform des Phasenregelkreises gemäß der Erfindung.

Wie aus der Formel (2) für die Eckfreqeunz bzw. die Bandbreite zu ersehen ist, ist die Grenzfrequenz proportional zu : Icp*R*Kvco/N (3) und auch proportional zur Ringverstärkung RV. Das Produkt Icp*R legt den Aussteuerbereich des VCOs 4 fest und lässt sich auf Grund der Begrenzung durch die Versorgungsspannung nicht beliebig variieren. Eine Möglichkeit die PLL-Bandbreite bzw. die DC-Ringverstärkung RV einzustellen, liegt in der genauen Einstellung der VCO-Steilheit Kvco. Da jedoch die VCO-Steilheit Kvco aufgrund von Prozessschwankungen variiert, muss ein Abgleichverfahren sicherstellen, dass die Grenzfrequenz f0 konstant bleibt. Das Produkt Icp*R ist nahezu unabhängig gegenüber Technologieschwankungen und damit

konstant, sofern der Strom Icp vom gleichen Widerstandstyp abgeleitet wird.

In Figur 2 ist der prinzipielle Aufbau einer ersten Ausführungsform des erfindungsgemäßen Phasenregelkreises gezeigt. Am ersten Eingang des Phasen-Frequenzdetektors 1 liegt die Referenzfrequenz fref an. Am zweiten Eingang des Phasen-Frequenzdetektors 1 liegt die durch den Teilerwert N geteilte Ausgangsfrequenz fout an, welche mit fdiv bezeichnet ist. Falls die Phase der durch den Teilerwert N geteilten Frequenz fdiv von der Phase der Referenzfrequenz fref abweicht, erzeugt der Phasen-Frequenzdetektor 1 ein Steuersignal, um mittels der Ladungspumpe 2 eine korrigierte Ausgangsspannung U zu erzeugen. Die Ausgangsspannung U wird mit dem Tiefpassfilter 3 gefiltert und als Tuningspannung UVCO sowohl auf den Eingang des spannungsgesteuerten Oszillators 4 als auch auf den Eingang eines Analog-Digital- Wandlers 9 geführt. Der spannungsgesteuerte Oszillator 4 erzeugt daraufhin eine an die Tuningspannung UVCO angepasste Ausgangsfrequenz fout. Die Tuningspannung UVCO wird mittels dem Analog-Digital-Wandler 9 in ein digitales Wort dUVCO gewandelt. Der Analog-Digital-Wandler 9 ist ausgangsseitig mit einem Register 8, welches das digitale Wort dUVCO zwischenspeichert, verbunden. Dem Register 8 ist wiederum ein Tabellenspeicher 11 nachgeschaltet. Anhand des digitalen Worts dUVCO und eines ebenfalls auf den Tabellenspeicher 11 geführten Kanalworts KW wird aus der im Tabellenspeicher 11 gespeicherten Tabelle die tatsächliche Steilheit Kvco des VCO 4 ermittelt Die Steilheit Kvco des VCO 4 wird einer Auswerteeinheit 14 zugeführt, die daraus zusammen mit einer Sollsteilheit Kvco einen Steilheitsfehler er berechnet und diesen in einem weiteren ein Register 12 speichert. Mittels einer programmierbaren Stromquelle 13 wird der Steilheitsfehler er einen Referenzstrom Iref umgewandelt. Die Ladungspumpe 2, welche eingangsseitig zum einen mit dem Phasen-Frequenzdetektor 1 und zum anderen mit dem Ausgang der programmierbaren Stromquelle 13 verbunden ist, ermittelt nun

aus dem vom Phasen-Frequenz-Detektor 1 stammenden Stellsignal und dem Referenzstrom Iref eine entsprechende Ausgangsspannung U.

Die Ermittlung des Teilerwerts N kann, ohne dass dies explizit in Figur 2 gezeigt ist, ebenso wie bei der Ausführungsform der PLL 10 in Figur 1, mit Hilfe des SA- Modulators 6, dem Summierer 7, dem Kanalwort KW und dem digitalen Datensignal D erfolgen.

In Figur 3 ist ein Frequenzdiagramm dargestellt, bei dem auf der x-Achse die Kanalfrequenz fchan und auf der y-Achse die Tuningspannung UVCO aufgetragen ist. Mit dem Bezugszeichen 15 ist die ideale Tuningkennlinie und mit dem Bezugszeichen 16 die gemessene Tuningkennlinie bezeichnet. Die Steigung der idealen Tuningkennlinie 15 entspricht dem Sollwert der <BR> <BR> Steilheit #vco des VCO 4 und errechnet sich aus :<BR> <BR> <BR> <BR> <BR> <BR> <BR> #vco = ##/## (4) Die Steigung der gemessenen Tuningkennlinie 16 entspricht dem Istwert der Steilheit Kvco des VCO 4 und errechnet sich aus : <BR> <BR> <BR> <BR> <BR> #y<BR> Kvco = (5)<BR> <BR> #x Es ist zu erkennen, daß der Istwert der Steilheit Kvco zunehmender Frequenz abnimmt. Aus der Abweichung des Istwerts Kvco der Steilheit vom Sollwert der Steilheit #vco ergibt sich der relative Steilheitsfehler er zu : Kvco Er = fvco (6)<BR> Kvco In Figur 4 ist eine zweite Ausführungsform des erfindungsgemäßen Phasenregelkreises in Form eines Blockschaltbilds dargestellt. Dabei wird das Tiefpassfilter 3

durch die Verknüpfung von Widerständen 17 und Kondensatoren 18 gebildet.

Die Auswerteeinheit 14, wie sie in Figur 2 gezeigt ist, ist durch eine modifizierte Auswerteeinheit 14'ersetzt. Anhand der Parameter AS, welche für jede Kanalfrequenz fchan bzw.

Kanalwort KW anhand der Formel : berechnet und in den Registerbänken 12 zwischengespeichert werden, wird die programmierbare Stromquelle 13 gesteuert.

Der Referenzstrom Iref kann, wie in dem in Figur 4 links dargestellten Diagramm gezeigt ist, 511 verschiedene Werte annehmen, falls die Referenzstromquelle 13 mit einer Auflösung von 9 Bit arbeitet. Bei einem Wert Snom = 255 ist der Referenzstrom Iref = Inom. Die Änderung des Referenzstroms AI ergibt sich aus : AI = Ilsb * AS (8) wobei Ilsb die minimal mögliche Änderung des Referenzstroms Iref ist. Ilsb ergibt sich aus der Auflösungsgenauigkeit der programmierbaren Stromquelle 13.

Im Folgenden wird die Funktionsweise der Erfindung noch näher beschrieben. In einem ersten Vorgang erfolgt das Einschwingen der PLL auf einen bestimmten Kanal, der durch das Kanalwort KW vorgegeben wird. Nach der sogenannten Settling-Time der PLL wandelt der Analog-Digital-Umsetzer 9 die Abstimmspannung UVCO des VCOs 4 in ein digitales Wort dWCO um, das im Register 8 gespeichert wird. Dieser Vorgang wird anschließend für mehrere Frequenzkanäle durchgeführt, so dass aus dem Kanalwort KW, das der eingestellten Kanalfrequenz fchan entspricht, und den amplitudendiskretisierten Werten dUVCO

der Tuningspannung UVCO die Abstimmsteilheit Kvco des VCOs 4 berechnet werden kann. Da der Sollwert der VCO-Steilheit Kvco a priori bekannt ist, siehe Figur 3, kann der relative Fehler er, wie bereits oben in Gleichung (6) angegeben, berechnet werden zu : Kvco sr = (6) Kvco Zur Kompensation des Fehlers er wird der digital einstellbare Referenzstrom Iref der Ladungspumpe 2 entsprechend des resultierenden Fehlers er verändert. Hierbei muss entsprechend des eingestellten Kanals die Änderung des Teilerwertes N mit berücksichtigt und kompensiert werden.

Dies kann jedoch mit Hilfe des Kanalwortes KW, das die Information des Teilerwertes N enthält, erfolgen. Damit dieser Abgleichvorgang bei Anwendung in einem time division multiple access (TDMA) System, wie z. B. Digital European Cordless Telephone (DECT), WDCT oder Bluetooth nicht vor jedem Slot oder Zeitschlitz geschehen muss, kann dieser Vorgang einmalig nach dem Einschalten des Gerätes, beispielsweise innerhalb der Reset-Task, erfolgen. Der Vorgang kann nacheinander für bestimmte Kanalgruppen erfolgen. Die Ansteuerbits für den digital einstellbaren Referenzstrom Iref werden für die verschiedenen Kanäle bzw.

Kanalgruppen im Register 12 abgelegt, so dass im normalen Betrieb nach erfolgter Programmierung des Kanalwortes KW die entsprechenden Referenzstromwerte Iref aus den Registern 12 gelesen werden können.

Die erfindungsgemäße Lösung bietet eine einfache Realisierung für den Abgleich der PLL-Ringverstärkung RV : <BR> <BR> <BR> <BR> <BR> <BR> <BR> Icp.R.Kvco<BR> RV # (9) N Aufgrund der nichtlinearen VCO-Kennlinie sowie der Variation des Teilerfaktors N über die Kanäle variiert die

Ringverstärkung RV und damit die Grenzfrequenz der Phasenregelschleife. Aufgrund der Art und Weise wie die VCO- Abstimmkennlinie bzw. Steilheit Kvco bestimmt, digitalisiert und anschließend durch Änderung des Chargepump- Referenzstromes Iref kompensiert wird, gelingt es, eine nahezu konstante PLL-Ringverstärkung RV bzw. Grenzfrequenz einzustellen.

Bei dem Ausführungsbeispiel in Figur 4 besitzt der VCO 4 eine typische Abstimmsteilheit von 60 MHz. Der digital programmierbare Referenzstrom ist über 9 Bit einstellbar, so dass sich bei nominellen Strom Inom, was dem Dezimalwert 255 entspricht, eine Auflösung von 0,4 % ergibt. Der Wert der Tuningspannung UVCO wird mit dem Analog-Digital-Wandler 9 mit 6 Bit digitalisiert, was einer maximalen Auflösung von 1,5 % entspricht. Die Auswerteeinheit 14'erhält die Sollwerte für den Teilerfaktor Nnom und der VCO-Steilheit Kvco als Eingangsparameter sowie das Kanalwort KW zur Ermittlung des aktuellen Teilerwertes N.

Bezugszeichenliste 1 Phasen-Frequenzdetektor 2 Ladungspumpe 3 Schleifenfilter 4 VCO 5 Frequenzteiler 6 SA-Modulator 7 Summierer 8 Register 9 Analog-Digital-Wandler 10 PLL 11 Tabellenspeicher 12 Registerbank 13 Stromquelle 14 Auswerteeinheit 14'modifizierte Auswerteeinheit 15 ideale Tuningspannung 16 gemessene Tuningspannung 17 Widerstand 18 Kondensator N Teilerwert U Ausgangsspannung der Ladungspumpe KW Kanalwort D digitale Signaldaten UCVO Tuningspannung dUCVO digitalisierte Tuningspannung fout Ausgangsfrequenz fref Referenzfrequenz Iref Referenzstrom fchan Kanalfrequenz