本発明の実施例に係る半導体集積回路装� ��ついて図面を参照して詳細に説明する。

 図1は、本実施例に係る半導体集積回路装 置の構成を示すブロック図である。

 半導体集積回路検査装置60は、図1を参照� ��ると、0~N-1までクロックサイクルごとにカ� �ントをする入力信号カウンタ40と、N個の入� �信号を格納するとともに入力信号カウンタ40 のカウント(「入力信号カウント」)に応じて� ��ずれか1つを選択して出力する入力信号記憶 部10と、入力信号カウントがK(Kは0~N-1の整数)� ��ときにのみ擾乱を発生させ、その擾乱を大� ��くしていく入力信号擾乱部30と、K番目の入� ��信号に対する出力信号が正常か否かを判定� ��、正常な出力信号が得られた回数をカウン� ��し、測定後に最終的なカウント(「正常出力 信号カウント」)を出力する正常出力信号カ� �ンタ20と、を備える。

 図2は、本発明の実施例に係る半導体集積 回路装置60におけるタイミング図である。

 ここでは、例として、N=4、K=2の場合につ� ��て説明する。入力信号カウントがi(i=1、…� �4)のときには、4個の入力信号からなる入力� �号群{I0、I1、I2、I3}のうちの入力信号Iiが処� �される。

 いま、K=2である。したがって、入力信号� ��乱部30は、入力信号カウントが2のとき、す� ��わち、入力信号I2の処理時において被測定� �路50に対して擾乱を与える。

 第1回目の処理として入力信号I0~I3が1度ず つ処理される。入力信号I2の実行時に擾乱を� ��えた場合に、正常出力信号カウンタ20は、� �力信号I2を被測定回路50によって処理して得� ��れた出力信号O2aが正常であるか否かを判定� ��、正常である場合には正常出力信号カウン� ��20における正常出力信号カウントに1を加算� ��る。次に、入力信号カウントが3となり、入 力信号I3が処理される。次のサイクルにおい� ��、入力信号カウントは0に戻り、上記の入力 信号群{I0~I3}の処理が繰り返される。ここで� �入力信号擾乱部30は、入力信号I2の処理時に� ��いて、被測定回路50に与える擾乱を1回目と� ��較して大きくする。

 2回目においても、正常出力信号カウンタ 20は、入力信号I2に対する非測定回路50の出力 信号O2bが正常であるか否かを判定し、正常で ある場合には正常出力信号カウンタ20におけ� ��正常出力信号カウントに1を加算する。半導 体集積回路装置60は、以上の処理を所定の回� ��繰り返した後、テストを終了する。図2は、 半導体集積回路装置60が入力信号群I0~I3の処� �を4回繰り返した場合を示している。

 正常出力信号カウンタ20における正常出� �信号カウントは、被測定回路50が入力信号I2� ��処理によって正常な出力信号O2a、O2b、O2c、O 2dを出力した回数を表す。すなわち、正常出� ��信号カウントは、どれくらい大きな擾乱が� ��えられても、非測定回路50は入力信号I2が正 しく処理することができるか、を示している 。

 例えば、1回目の入力信号I2の処理におい� ��所定の強度αの擾乱を与え、2回目において2 α、3回目において3αのように、擾乱の強度を 一定量ずつ増やしたと場合、入力信号I2に対� ��る擾乱耐性は(正常出力信号カウント×α)と� ��すことができる。

 したがって、半導体集積回路装置60によ� �と、従来のように、出力信号又は正常/異常� ��定信号を半導体集積回路装置160の外部のテ� ��タ200へ毎サイクル出力しなくてもよい。半� ��体集積回路装置60は、全測定の終了後に正� �出力信号カウンタ20における正常出力信号カ ウントを1度だけ取り出せば擾乱耐性量を把� �することを可能とする。すなわち、テスタ20 0によって受信することができる信号周波数� �半導体集積回路装置60の入出力回路の動作周 波数限界がテスト用の入力信号の周波数より も低い場合であっても、半導体集積回路装置 60は、被測定回路50の動作を停止させること� �く、被測定回路50が正常か異常かの判定結果 のみならず、被測定回路50の擾乱耐性量を測� ��することができる。したがって、半導体集� ��回路60は、従来のテスト方法と比較してテ� �ト時間を短縮することができる。

 半導体集積回路装置60は、上記の一連の� �作、すなわち、所定の回数にわたって、N個� ��入力信号から成る入力信号郡の処理を繰り� ��す場合における開始及び終了を、リセット� ��号の立ち上がりによって認識することがで� ��る。正常出力信号カウンタ20は、リセット� �号が立ち上がると、正常出力信号カウント� �出力した後、正常出力信号カウントの値を0� ��リセットする。また、入力信号郡の発生器( 非図示)は、新たな入力信号郡を生成する。� �たがって、リセット信号及び正常出力信号� �ウンタ20による出力の周期は、(クロック周� �)×N×(入力信号群の繰り返し処理の回数)とな る。

 図3は、本発明の実施例に係る半導体集積 回路装置60に設けた入力信号記憶部10及び正� �出力信号カウンタ20の回路図である。

 入力信号記憶部10は、図3を参照すると、N個 の入力信号から成る入力信号群のいずれかを 記録する入力信号レジスタ11 ₁ ~11 _N 、入力信号群のうちのいずれかの入力信号を 選択する入力信号選択回路12、理想出力信号� ��ジスタ13、及びテスト対象入力信号番号レ� �スタ14を備える。

 入力信号レジスタ11 ₁ ~11 _N には、N個の入力信号からなる入力信号群(上� ��の例では、{I0、I1、I2、I3})を個別に記録し� �おき、入力信号選択回路12は、入力信号カウ ントに応じて、N個の入力信号レジスタ11 ₁ ~11 _N から入力信号を1つ選択して被測定回路50に入 力する。テスト対象入力信号番号レジスタ14� ��Kの値を記憶する。理想出力信号レジスタ13� ��、K番目の入力信号(上記例ではK=2であるた� �I ₂ )を実行したときに期待される出力信号(「理� ��出力信号」)をあらかじめ記憶する。K番目� �入力信号I _K を処理した後、正常出力信号カウンタ20に備� ��た比較回路21は、理想出力信号と被測定回� �50の出力信号とを比較し、両信号が一致する 場合には、測定結果信号として1を出力する� �一方、比較回路22は、入力信号カウントとテ スト対象入力信号番号とが一致する場合には 、検査対象特定信号として1を出力する。

 AND回路23は、測定結果信号及び検査対象� �定信号を入力して、これらのAND演算の結果� �同期式カウンタ24に出力する。以上の回路構 成によって、正常出力信号カウンタ20は、被� ��定回路50からの出力信号が、K番目の入力信� ��に対するものであるか否かを判定すること� ��できる。同期式カウンタ24は、K番目の入力� ��号に対して、正常な出力信号が得られた場� ��には、正常出力信号カウントに1を加える。

 本実施例に係る半導体集積回路装置60は� �同一命令セットを繰り返し測定し、その結� �に基づいて擾乱耐性量を求める場合に特に� �効である。この場合、あらかじめN個の命令� ��ットを入力信号記憶部10に格納しておけば� �命令カウント値にあわせてN個の命令を順次� ��行し、第K番目の命令実行時における擾乱を 徐々に変化させ、その結果を正常出力信号カ ウンタ20に保存し、繰り返し測定後の結果を� ��乱耐性量として出力するまでの一連の作業� ��、データの再入力を行うことなく実行する� ��とができる。したがって、テスタによって� ��信することができる信号周波数やLSI入出力� ��路の動作周波数限界が被測定信号の動作周� ��数より低い場合であっても、テスタからの� ��ータ送信期間中に被測定回路50の動作停止� �行うことによるテスト時間の増加を招くこ� �なく、擾乱耐性量を測定することができる� �

 なお、本発明が上記各実施例に限定され� ��、本発明の技術思想の範囲内において、各� ��施例は適宜変更され得ることは明らかであ� ��。また、本発明の請求の範囲の枠内におい� ��種々の開示要素の多様な組み合わせないし� ��択が可能である。すなわち、本発明は、請� ��の範囲を含む全開示、技術的思想にしたが� ��て当業者であればなし得るであろう各種変� ��、修正を含むことは勿論である。