以下、本発明の実施の形態を図面を参照� ��て説明する。なお、すべての図面において� ��同様な構成要素には同様の符号を付し、適� ��説明を省略する。

 図1(A)は、実施の形態1に係るはんだ構造� �の表面状態を示す模式図である。図1(B)は、� ��(A)のA-A線に沿った断面図である。はんだ構� ��体2は、固液共存状態、すなわち固相の状態 と液相の状態とが共存した状態になりうるSn� ��金4とSn合金4の表面の少なくとも一部を覆う AuまたはAu合金被膜6(以下、「Au被膜6」と表記 するが、Au被膜またはAu合金被膜を意味する� �)とで構成されている。Au被膜6がSn合金4の表� ��の少なくとも一部を覆う被膜となっている� ��望ましい形態として、Au被膜6はSn合金4の表� ��に網目構造を形成している。Au被膜6の厚さ� ��、たとえば、1~5μmである。また、Au合金の� �としては、例えば Au-Sn,Au-Sn-Sb,Au-Sb,Au-Sn-Sb-Ag� ��どが挙げられる。

 Sn合金は、固液共存状態を形成しうる合� �であればよく、特に限定されないが、たと� �ば、Sn-Sb系合金、Sn-Cu系合金、Sn-In系合金、Sn -Ag系合金、Sn-Ag-Cu系合金、Sn-Ag-Bi系合金、Sn-Sb -Ag-Cu系合金が挙げられる。表1に各合金系の� �体的な組成と、各組成における固相線の温� �、液相線の温度を示す。なお、Sn合金にAuが� ��まれていてもよい。また、Sn合金に適量の� �ラックスが含まれていてもよい。

 本実施の形態のはんだ構造体2によれば、 Sn合金4の表面を被覆するAu層がバリアとして� ��役目を果たすことにより、Snのウイスカー� �発生が抑制される。

 (はんだ構造体の形成方法)
 実施の形態1に係るはんだ構造体の形成方法 について図2を参照して説明する。

 まず、図2(A)に示すように、Au層8の上にSn� ��金4を載置する。Au層8は、たとえば、無電解 めっき法または電解めっき法により形成され る。Sn合金4として、上述した表1に記載され� �いるような、固液共存状態になりうるSn合金 を用いる。

 次に、図2(B)に示すように、Sn合金4および Au層8を固相線温度より高く液相線温度より低 い温度に加熱し、Sn合金4を固液共存状態にす る。このとき、Au層8を構成するAuの一部を固� ��共存状態のSn合金4に溶解させる。

 次に、図2(C)に示すように、Sn合金4および Au層8を冷却し、Sn合金4に含まれるSnを結晶成� ��させるとともに、Sn合金4を固化させる。Sn� �結晶成長にともなって、固化したSn合金4の� �面の少なくとも一部にAu被膜6を形成させる� �

 以上の工程により、実施の形態1に係るは んだ構造体を形成することができる。なお、 図2(C)で示した冷却過程において、Sn合金の冷 却をAu層8側から進行させることが望ましい。 これによれば、Snの結晶核の成長がAu層8側(下 側)から進行し、Snの結晶核の成長にともない 、固液共存状態のSn合金4に溶解したAuがSn合� �4の表面側に押しのけられ、Sn合金4の表面にA u被膜6が形成されやすくなる。

 (実施例)
 実施例に係るはんだ構造体を構成するSn合� �として、Sn84.5Sb14Ag1.0Cu0.5(固相線温度:233℃、� ��相線温度:288℃)を用いた。Au層の上にこのSn� ��金を載置した状態でリフローを行い、実施� ��に係るはんだ構造体を形成した。図3は、実 施例に係るはんだ構造体を形成する際に適用 したリフロー温度プロファイルを示す。図3� �示すように、約100秒間かけて180℃から230℃� �温度を上昇させた(プレヒート)後、固相線温 度以上に温度を上昇させ、250℃以上の温度を 約40秒間維持させた後、冷却した。250℃以上� ��温度を維持する際のピーク温度は約275℃で� ��る。

 (比較例)
 比較例に係るはんだ構造体を構成するSn合� �として、固液共存状態を有さないSn96.5Ag3Cu0.5 (共晶点:218℃)を用いた。Au層の上にこのSn合� �を載置した状態でリフローを行い、比較例� �係るはんだ構造体を形成した。図4は、比較� ��に係るはんだ構造体を形成する際に適用し� ��リフロー温度プロファイルを示す。このリ� ��ロー温度プロファイルは、Sn96.5Ag3Cu0.5のリ� �ロー用に一般的に用いられている温度プロ� �ァイルである。図4に示すように、約80秒間� �けて180℃から200℃に温度を上昇させた(プレ� ��ート)後、共晶点温度218℃以上に温度を上昇 させ、265℃以上の温度を約50秒間維持させた� ��、冷却した。265℃以上の温度を維持する際� ��ピーク温度は約285℃である。なお、冷却方� ��として、たとえば、基板裏側に冷却された� ��気を吹きかけて冷却したり、冷却された固� ��(たとえばステージ)に接触させて冷却させ� �方法が挙げられる。このように、比較例に� �いては、はんだ構造体を構成するSn合金は、 共晶点を有するが固液共存状態を有さないも のであるため、リフロー温度を上昇させるこ とによりSn合金が溶融するものの、その表面� ��Au被膜もAu合金被膜も析出することはない。

 実施例および比較例に係るはんだ構造体に� ��いて、それぞれEPMA(Electron Probe
 MicroAnalyzer)を用いて元素マッピングを行っ� �。

 図5(A)は、実施例に係るはんだ構造体の表 面における反射電子像(BEI)であり、図5(B)~(I)� �、実施例に係るはんだ構造体の表面におけ� �元素マッピング像である。

 [EPMAにより検出された特性X線]図5(B):Au Mα線 、図5(C):Ag
 Lα線、図5(D):C Kα線、図5(E):Cu Kα線、図5(F): Ni Kα線、図5(G):P Kα線、図5(H):Sb Lα線、図5(I ):Sn Lα線。

 図6(A)は、実施例に係るはんだ構造体の断 面における反射電子像(BEI)であり、図6(B)~(I)� �、実施例に係るはんだ構造体の断面におけ� �元素マッピング像である。

 [EPMAにより検出された特性X線]図6(B):Au Mα線 、図6(C):Ag
 Lα線、図6(D):C Kα線、図6(E):Cu Kα線、図6(F): Ni Kα線、図6(G):P Kα線、図6(H):Sb Lα線、図6(I ):Sn Lα線。

 また、図7(A)は、比較例に係るはんだ構造 体の表面における反射電子像(BEI)であり、図7 (B)~(H)は、比較例に係るはんだ構造体の表面� �おける元素マッピング像である。

 [EPMAにより検出された特性X線]図7(B):Au Mα線 、図7(C):Ag
 Lα線、図7(D):C Kα線、図7(E):Cu Kα線、図7(F): Ni Kα線、図7(G):P Kα線、図7(H):Sn Lα線。

 図8(A)は、比較例に係るはんだ構造体の断 面における反射電子像(BEI)であり、図8(B)~(H)� �、比較例に係るはんだ構造体の断面におけ� �元素マッピング像である。

 [EPMAにより検出された特性X線]図8(B):Au Mα線 、図8(C):Ag
 Lα線、図8(D):C Kα線、図8(E):Cu Kα線、図8(F): Ni Kα線、図8(G):P Kα線、図8(H):Sn Lα線。

 図5および図6に示すように、実施例に係� �はんだ構造体では、Sn合金の表面に網目構造 状(ネットワーク構造状)のAuの被膜が形成さ� �ていることがわかる。また、Sn合金の内部に おいては、Snが数μm~数十μmの結晶粒を形成し 、Snの結晶粒の隙間部分にAuが偏析している� �とがわかる。なお、元素分析の結果、Auを含 むSn合金全体に対するAuの含有量は10~20at%であ った。これに対して、図7および図8に示すよ� ��に、比較例に係るはんだ構造体では、Auは� �にSn合金の内部に存在し、Snの結晶粒の隙間� ��偏在している。実施例に係るはんだ構造体� ��は、冷却過程においてSnが核成長しやすく� �り、固液共存状態のSn合金に溶解したAuがSn� �結晶に押しのけられた結果、Sn合金の表面に AuまたはAu合金被膜が形成される。

 (実施の形態2)
 図9は、実施の形態2に係る半導体モジュー� �の構造を示す断面図である。半導体モジュ� �ル10は、素子搭載用基板20、半導体素子30お� �び受動素子40を含む。半導体素子30および受� ��素子40は、「電子部品」の一例である。

 素子搭載用基板20は、絶縁層22、配線層24� ��配線層26を含む。図9に示すように、絶縁層2 2の上に配線層24がパターニングされている。 配線層24の所定箇所に電極パッド25a、25bが設� ��られている。電極パッド25a、25bには、それ� ��れ、金めっき層(電解Au/Niめっき膜)29a、29bが 形成されている。また、絶縁層22および配線� ��24を覆い、電極パッド25a、25bに対応した開� �部を有する絶縁樹脂層35が形成されている。

 絶縁層22の下面側に、所定パターンの配� �層26が設けられている。配線層26は、絶縁層2 2を貫通するビア28を介して配線層24と電気的� ��接続されている。配線層26の下面側の所定� �置に金めっき層(電解Au/Niめっき膜)27が形成� �れている。さらに、金めっき層27にはんだボ ール50が形成されている。絶縁層22および配� �層26の下面側には、はんだボール50が露出す� ��ように、絶縁樹脂層(フォトソルダーレジス ト)52が形成されている。はんだボール50は、� ��温Pbフリーはんだであり、たとえば、融点� �220℃のSnAgCu系の鉛フリーはんだを用いるこ� �ができる。

 半導体素子30は、IC(集積回路)、LSI(大規模 集積回路)などの能動素子である。半導体素� �30は、接着層31を介して、素子搭載用基板20� �上面に実装されている。半導体素子30の上面 の周縁部には、電極パッド32が設けられてい� ��。電極パッド32と電極パッド25bとが金線な� �のワイヤ33により電気的に接続されている。

 受動素子40として、抵抗、キャパシタな� �が挙げられる。受動素子40は、はんだ構造体 100を介して、電極パッド25aと電気的に接続さ れている。はんだ構造体100として、実施の形 態1で説明したような、Sn合金の表面にAu被膜� ��形成された高温はんだ合金を用いる。

 素子搭載用基板20に実装された半導体素� �30および受動素子40は、封止樹脂60により封� �されている。

 以上説明した半導体モジュール10によれ� �、リフローにより、はんだボール50を溶融、 固化させて半導体モジュール10をプリント基� ��などに実装する場合に、高温はんだである� ��んだ構造体100が固体状態を保ち、溶融しな� ��。このため、受動素子40の脱落が抑制され� �半導体モジュール10の接続信頼性が向上する 。

 また、はんだ構造体100として、実施の形� ��1で説明した、Sn合金の表面にAu被膜が形成� �れた高温はんだ合金が用いられているため� �Au被膜のバリア効果によりSnのウイスカー発� ��が抑制される。このため、半導体モジュー� ��10の接続信頼性が向上する。

 なお、本実施の形態では、半導体素子30� �電極パッド25bとワイヤボンディング接続さ� �ているが、半導体素子30がフリップチップ接 続されていてもよい。この場合には、半導体 素子30をフリップチップ接続するためのろう� ��として、実施の形態1で説明したような、Sn� ��金の表面にAu被膜が形成された高温はんだ� �金を用いればよい。

 (実施の形態3)
 図10は、実施の形態3に係る半導体モジュー� ��の構造を示す断面図である。本実施の形態� ��半導体モジュール10は、素子搭載用基板210� �よびこれに搭載された半導体素子250を含む� �

 素子搭載用基板210は、絶縁樹脂層212と、� ��縁樹脂層212の一方の主表面S1に設けられた� �線層214と、配線層214と電気的に接続され、� �線層214から絶縁樹脂層212側に突出している� �起電極216とを備える。

 絶縁樹脂層212は、絶縁性の樹脂からなり� ��たとえば加圧したときに塑性流動を引き起� ��す材料で形成されている。加圧したときに� ��性流動を引き起こす材料としては、エポキ� ��系熱硬化型樹脂が挙げられる。絶縁樹脂層2 12に用いられるエポキシ系熱硬化型樹脂は、� ��とえば、温度160℃、圧力8MPaの条件下で、粘 度が1kPa・sの特性を有する材料であればよい� ��また、このエポキシ系熱硬化型樹脂は、た� ��えば温度160℃の条件下で、5~15MPaで加圧した 場合に、加圧しない場合と比較して、樹脂の 粘度が約1/8に低下する。これに対して、熱硬 化前のBステージのエポキシ樹脂は、ガラス� �移温度Tg以下の条件下では、樹脂を加圧しな い場合と同程度に、粘性がなく、加圧しても 粘性は生じない。また、このエポキシ系熱硬 化型樹脂は、約3~4の誘電率を有する誘電体で ある。

 配線層214は、絶縁樹脂層212の一方の主表� ��S1に設けられており、導電材料、好ましく� �圧延金属、さらには圧延銅により形成され� �。あるいは電解銅などで形成してもよい。� �線層214には、絶縁樹脂層212側に突起電極216� �突設されている。本実施の形態においては� �配線層214と突起電極216とは一体的に形成さ� �ているが、特にこれに限定されない。

 配線層214の絶縁樹脂層212と反対側の主表� ��には、配線層214の酸化などを防ぐための保� ��層218が設けられている。保護層218としては� ��ソルダーレジスト層などが挙げられる。保� ��層218の所定の領域には開口部218aが形成され ており、開口部218aによって配線層214の一部� �露出している。開口部218a内には外部接続電� ��としてのはんだボール50が形成され、はん� �ボール50と配線層214とが電気的に接続されて いる。はんだボール50を形成する位置、すな� ��ち開口部218aの形成領域は、たとえば再配線 で引き回した先の端部である。はんだボール 50は、低温Pbフリーはんだであり、たとえば� �融点が220℃のSnAgCu系の鉛フリーはんだを用� �ることができる。

 突起電極216はその全体的な形状が、先端に� ��づくにつれて径が細くなっている。言い換� ��ると、突起電極216の側面はテーパ状となっ� ��いる。突起電極216の頂部面217にAu層222が設� �られている。Au層222として、Ni/Auめっき層が� ��適
である。

 上述の構成を備えた素子搭載用基板210に� ��導体素子250が搭載されて半導体モジュール1 0が形成されている。本実施の形態の半導体� �ジュール10は、素子搭載用基板210の突起電極 216と、半導体素子250の素子電極252とが電気的 に接続された構造である。

 半導体素子250は、半導体基板251と突起電� ��216のそれぞれに対向する素子電極252とを有� ��る。絶縁樹脂層212に接する側の半導体素子2 50の主表面には、素子電極252が露出するよう� ��開口が設けられた絶縁層253および保護層254� ��積層されている。素子電極252の表面には、� ��起電極216と素子電極252とを電気的に接続す� ��はんだ構造体101が設けられている。

 また、半導体基板251の所定箇所にアライ� ��ントマーク257が設けられている。アライメ� ��トマーク257は光学的に視認可能であれば、� ��実施の形態のように絶縁層253に被覆されて� ��てもよく、別の形態では、絶縁層253および� ��護層254の開口部に設けられていてもよい。� ��た、半導体基板251の裏面には、絶縁層256が� ��けられている。

 半導体素子250の具体例としては、集積回� ��(IC)、大規模集積回路(LSI)などの半導体チッ� ��が挙げられる。絶縁層253の具体例としては� ��エポキシ樹脂膜が挙げられる。保護層254の� ��体例としては、ポリイミド層が挙げられる� ��また、素子電極252には、たとえばアルミニ� ��ム(Al)が用いられる。絶縁層256の具体例とし ては、エポキシ樹脂膜が挙げられる。

 (半導体モジュールの製造方法)
 ここで、実施の形態3に係る半導体モジュー ルの製造方法について説明する。

 図11(A)~(C)は、半導体素子の形成方法を示� ��工程断面図である。

 まず、図11(A)に示すように、素子電極の� �部を構成する素子電極252が設けられた半導� �基板251を用意する。半導体基板251はたとえ� �、Si基板であり、集積回路(IC)、大規模集積� �路(LSI)などが形成されている。素子電極252は 、たとえばAlをパターニングすることにより� ��成することができる。また、半導体基板251� ��所定位置にアライメントマーク257が設けら� ��ている。アライメントマーク257は、たとえ� ��、素子電極252用のAlをパターニングする際� �同時に形成することができる。すなわち、� �の場合のアライメントマーク257はAlで形成さ れる。ただし、アライメントマーク257は光学 的に視認できればよく、他の材料または工程 によって形成されてもよい。

 次に、図11(B)に示すように、素子電極252� �周囲の半導体基板251の表面を被覆するよう� �、フォトレジスト法を用いて絶縁層253およ� �保護層254を形成する。絶縁層253として、た� �えばエポキシ樹脂を用いることができる。� �た、保護層254として、たとえばポリイミド� �用いることができる。なお、図11(B)に示すよ うな素子電極252、絶縁層253および保護層254が 設けられた半導体基板251を用意しても良い。

 次に、図11(C)に示すように、スクリーン印� �法により素子電極252の上にSn合金101を形成す る。Sn合金101は、表1に示した合金から選択さ れる材料を用いる。ここで、Sn合金101の表面� ��保護層254の表面と同一平面上となるか、あ� ��い
は、Sn合金101の表面が保護層254の表面に対し� ��凸となるようにSn合金101の厚さを調整する� �以上の工程により、半導体素子250が形成さ� �る。

 図12(A)~(D)は、突起電極の形成方法を示す� ��程断面図である。

 図12(A)に示すように、図10に示したような 突起電極216の高さと配線層214の厚さとの和よ り少なくとも大きい厚さを有する金属板とし ての銅板213を用意する。銅板213の厚さは、た とえば125μmである。

 次に、図12(B)に示すように、リソグラフ� �法により、突起電極216のパターンに合わせ� �レジスト270を選択的に形成する。具体的に� �、ラミネーター装置を用いて銅板213に所定� �厚のレジスト膜を貼り付け、突起電極216の� �ターンを有するフォトマスクを用いて露光� �た後、現像することによって、銅板213の上� �レジスト270が選択的に形成される。なお、� �ジストとの密着性向上のために、レジスト� �のラミネート前に、銅板213の表面に研磨、� �浄等の前処理を必要に応じて施すことが望� �しい。

 次に、図12(C)に示すように、レジスト270� �マスクとして、銅板213に所定のパターンの� �起電極216を形成する。

 次に、図12(D)に示すように、レジスト270� �剥離剤を用いて剥離する。以上説明した工� �により、銅板213に突起電極216が形成される� �本実施の形態の突起電極216における基底部� �径、頂部の径、高さは、たとえばそれぞれ� �100~140μmφ、50μmφ、20~25μmである。

 図13(A)~(D)は、突起電極の頂部面に金属層� ��形成する方法を示す工程断面図である。

 図13(A)に示すように、ラミネート装置を� �いて、突起電極216が設けられた側の銅板213� �表面に耐金レジスト260を積層する。

 次に、図13(B)に示すように、O ₂ プラズマエッチングを用いて、突起電極216の 頂部面217が露出するように耐金レジスト260を 薄膜化する。

 次に、図13(C)に示すように、無電解めっ� �法を用いて、突起電極216の頂部面217にNi/Au層 からなるAu層222を形成した後、耐金レジスト2 60を除去する。

 次に、図13(D)に示すように、突起電極216� �設けられた側と反対側の銅板213の表面をエ� �チバックすることにより銅板213を薄膜化し� �後、レジスト(図示せず)を用いて銅板213の所 定領域をエッチングすることによりアライメ ントマークとなる凹部262を形成する。

 図14(A)~(B)は、突起電極の頭出し方法を示� ��工程断面図である。

 図14(A)に示すように、真空ラミネート法� �用いて、突起電極216が設けられた側の銅板21 3の表面に絶縁樹脂層212を積層する。絶縁樹� �層212としては、たとえば、エポキシ系熱硬� �型樹脂を用いることができる。

 次に、図14(B)に示すように、O ₂ プラズマエッチングを用いて、突起電極216の 頂部面217に設けられたAu層222が露出するよう� ��絶縁樹脂層212を薄膜化す
る。本実施の形態では、Au層222の表面としてA uが露出する。

 図15(A)~(C)は、半導体素子と突起電極が設� ��られた基板(素子搭載用基板)との接合方法� �示す工程断面図である。

 図15(A)に示すように、アライメント装置� �どを用いて、銅板213に設けられた凹部262と� �導体基板251に設けられたアライメントマー� �257とを位置合わせする。

 次に、図15(B)に示すように、銅板213の中� �部分(凹部262が設けられた領域)において、絶 縁樹脂層212と半導体素子250とを仮接着する。

 次に、図15(C)に示すように、半導体素子25 0の裏面に銅箔272付きの絶縁層256を貼り合わ� �た後、絶縁樹脂層12と半導体素子250と圧着し 、さらにリフローによりAu層222と素子電極252� ��をろう付する。リフローの温度プロファイ� ��は、上述したSn合金101として用いる合金に� �よるが、Sn合金101としてSn84.5Sb14Ag1.0Cu0.5を用� ��た場合には、図3に示したリフロー温度プロ ファイルを用いる。

 リフローにより、Au層222のAuの一部が上述 したSn合金101に拡散し、実施の形態1で説明し たようなSn合金の表面にAu被膜が形成された� �んだ構造体100が形成される。

 また、半導体素子250の裏面に銅箔72付き� �絶縁層56を貼り合わせておくことにより、リ フローの加熱およびその後の冷却によって生 じる銅板213による反りが銅箔272の反りによっ て相殺されるため、全体として反りの発生を 抑制することができる。銅箔272の厚さは、銅 板213の厚さと同等であることが望ましい。

 図16(A)~(B)は、再配線加工を示す工程断面� ��である。

 図16(A)に示すように、フォトリソグラフ� �法およびエッチング法を用いて銅板213を選� �的に除去することにより、配線層214(再配線� ��ともいう)を形成する。

 次に、図16(B)に示すように、配線層214お� �び絶縁樹脂層212の上に保護層(フォトソルダ� ��レジスト層)218を積層した後、フォトリソグ ラフィ法により保護層218の所定領域(はんだ� �ール搭載領域)に開口を設け、この開口部分� ��スクリーン印刷法によりはんだボール50を� �載する。

 以上の工程により、実施の形態3に係る半 導体モジュール10を製造することができる。� ��お、以上の工程をウエハレベルで行う場合� ��は、ダイシングにより個片化を行う。

 本実施の形態によれば、リフローにより� ��はんだボール50を溶融、固化させてプリン� �基板などに半導体モジュール10を実装する場 合に、高温はんだであるはんだ構造体101が固 体状態を保ち、溶融しない。このため、Au層2 22と素子電極252との接続状態が良好に保たれ� ��ひいては、半導体モジュール10の接続信頼� �が向上する。

 また、はんだ構造体101として、実施の形� ��1で説明した、Sn合金の表面にAu被膜が形成� �れた高温はんだ合金が用いられているため� �Au被膜のバリア効果によりSnのウイスカー発� ��が抑制される。このため、半導体モジュー� ��10の接続信頼性が向上する。

 (実施の形態4)
 次に、本発明の半導体モジュールを備えた� ��帯機器について説明する。なお、携帯機器� ��して携帯電話に搭載する例を示すが、たと� ��ば、個人用携帯情報端末(PDA)、デジタルビ� �オカメラ(DVC)、及びデジタルスチルカメラ(DS C)といった電子機器であってもよい。

 図17は本発明の実施の形態に係る半導体� �ジュール10を備えた携帯電話の構成を示す図 である。携帯電話111は、第1の筐体112と第2の� ��体114が可動部120によって連結される構造に� ��っている。第1の筐体112と第2の筐体114は可� �部120を軸として回動可能である。第1の筐体1 12には文字や画像等の情報を表示する表示部1 18やスピーカ部124が設けられている。第2の筐 体114には操作用ボタンなどの操作部122やマイ ク部126が設けられている。なお、本発明の各 実施形態に係る半導体モジュール10はこうし� ��携帯電話111の内部に搭載されている。

 図18は図17に示した携帯電話の部分断面図 (第1の筐体112の断面図)である。本発明の各実 施形態に係る半導体モジュール10は、はんだ� ��ール50を介してプリント基板128に搭載され� �こうしたプリント基板128を介して表示部118� �どと電気的に接続されている。また、半導� �モジュール10の裏面側(はんだボール50とは反 対側の面)には金属基板などの放熱基板116が� �けられ、たとえば、半導体モジュール10から 発生する熱を第1の筐体112内部に篭もらせる� �となく、効率的に第1の筐体112の外部に放熱� ��ることができるようになっている。

 本発明の実施形態に係る半導体モジュー� ��10によれば、半導体モジュール10のプリント 配線基板への実装信頼性が向上する。そのた め、こうした半導体モジュール10を搭載した� ��実施形態に係る携帯機器については、その� ��頼性が向上する。

 本発明は、上述の各実施の形態に限定さ� ��るものではなく、当業者の知識に基づいて� ��種の設計変更等の変形を加えることも可能� ��あり、そのような変形が加えられた実施の� ��態も本発明の範囲に含まれうるものである� ��