以下、本発明の実施の形態を、図面を参� ��しながら説明する。

 (実験例1:抵抗変化が生じる部位を特定する� ��めの実験)
 まず、不揮発性記憶素子の上部電極と下部� ��極の間に電気的パルスを加えた時に素子の� ��の部分が抵抗変化しているかを知るために� ��なわれた実験の結果について説明する。

 図1は、実験例1のために作製された素子10 の模式図である。素子10は、可変抵抗層15を� �互いに分離された2個の上部側の電極11、13と 、互いに分離された2個の下部側の電極12、14� ��で挟持した構成とした。可変抵抗層15は、� �さ100nmの酸素不足型のタンタル(Ta)酸化物層� �した。各電極はPtで構成された。電極11と電� ��12とは互いに可変抵抗層15を介して対向し、 電極13と電極14とは互いに可変抵抗層15を介し て対向するように配置された。なお、素子の 製造方法については、電極材料や素子の形状 を除けば、第1実施形態(後述)とほぼ同様であ る。

 以上のように構成された素子10に対し、� �極12を基準にして電極11に、電圧が+2.2Vと-1.8V 、パルス幅100nsecの電気的パルスを交互に印� �し、各回ごとに、4個の電極から2個を取り出 した電極対のそれぞれ(電極11と電極12の間、� ��極11と電極13の間、電極11と電極14の間、電� �12と電極13の間、電極12と電極14の間、電極13� ��電極14の間)について、電極間の抵抗値を測� ��した。抵抗値の平均値を表1に示す

 表に示すように、電極11を含む電極対につ� �てのみ抵抗値の変化が見られ、電極11を含ま ない電極対については抵抗値がほとんど変化 しないという結果が得られた。この事から、 電極11と電極12の間に電圧を印加すると、電� �11の近傍においてのみ状態が変化し、電極11� ��含む電極対の間の抵抗値を変化させていた� ��が分かる。

 以上の結果から、酸素不足型のTa酸化物� �可変抵抗層に用いた不揮発性記憶素子にお� �ては、抵抗状態の変化が生じているのは可� �抵抗層の中でも電極近傍だけであるといえ� �。また、電極12を基準として電極11に高い電� ��を印加したときに、素子10が高抵抗状態と� �っていることが分かる。よって、抵抗状態� �変化が生じるのは、高抵抗化を起こす時に� �い電位となっている側の電極(高電位側の電� ��)の近傍である事も分かる。

 抵抗状態の変化を生じるのが高電位側の� ��極の近傍のみであること、およびそれぞれ� ��電極の近傍が高抵抗状態と低抵抗状態の2つ の安定状態を持つこと、を利用すると、1対� �電極でTa酸化物を挟持する不揮発性記憶素子 においては、理論上、電極間の抵抗値(電極� �抵抗値)は4個存在することになる。第1の抵� �状態は、上部電極側と下部電極側とがいず� �も低抵抗状態にある場合である。第2の抵抗� ��態は、下部電極側が高抵抗状態にあり上部� ��極側が低抵抗状態にある場合である。第3の 抵抗状態は、下部電極側が低抵抗状態にあり 上部電極側が高抵抗状態にある場合である。 第4の抵抗状態は、上部電極側と下部電極側� �がいずれも高抵抗状態にある場合である。� �たがって、酸素不足型の遷移金属酸化物を� �変抵抗層に用いた不揮発性記憶素子は、4値� ��読み書きを安定して実現できる可能性があ� ��。

 別の言い方をすれば、酸素不足型の遷移� ��属酸化物を可変抵抗層に用いた不揮発性記� ��素子は、可変抵抗層の上部電極側と、可変� ��抗層の下部電極側とが、それぞれ、低抵抗� ��態および高抵抗状態のいずれか一方を択一� ��にとることにより、4値の読み書きを安定し て実現できる可能性がある。

 しかしながら、上部電極側と下部電極側� ��が対称な構造(上下対称な構造)になってい� �場合、上部電極側でも下部電極側でも抵抗� �態が変化したときの電極間抵抗値の変化量� �等しいために、第2の抵抗状態における電極� ��抵抗値と第3の抵抗状態における電極間抵抗 値とは等しくなってしまう。また、上部電極 側と下部電極側とが対称な構造になっている 場合、抵抗状態が変化する電圧も対称(絶対� �が等しく、正負が逆転する)となる。一方の� ��極側が相対的に高電圧となれば他方の電極� ��は相対的に低電圧となる。したがって、例� ��ば一方の電極側を高抵抗状態にした場合に� ��他方の電極は必ず低抵抗状態になってしま� ��、両方の電極側を高抵抗状態に設定するこ� ��ができなくなる。以上のような制約の結果� ��上下対称な構造では、電極間抵抗値は事実� ��2値しか取りえなくなり、多値メモリは実現 できない。

 上部電極側と下部電極側とを非対称(上下 非対称)に構成すれば、第2の抵抗状態におけ� ��電極間抵抗値と第3の抵抗状態における電極 間抵抗値とを異ならせたり、両方の電極側を 同時に高抵抗状態にでき、かつ両方の電極側 を同時に低抵抗状態にできるようにすること が可能となる。よって、多値メモリを実現し うる。

 別の言い方をすれば、可変抵抗層の上部� ��極側と、可変抵抗層の下部電極側とが、そ� ��ぞれ、低抵抗状態および高抵抗状態のいず� ��か一方を択一的にとることにより、3個以上 の互いに異なる電極間抵抗値において、電極 間電圧が所定の範囲で変化しても電極間抵抗 値が変化しない安定状態を取ることができる 。よって、3値以上の読み書きを安定して実� �でき、安定して動作する多値メモリを実現� �うる。

 なお、ここでいう「非対称」とは、下部� ��極側と上部電極側とで、抵抗状態が変化す� ��時の電極間電圧の絶対値や、抵抗状態が変� ��する時の電極間抵抗値の変化量(高抵抗状態 と低抵抗状態における抵抗値の差)が互いに� �なるように、電極材料、電極面積、可変抵� �層の酸素含有率やその厚さ、電極の形状、� �極の厚み、などを上部電極側と下部電極側� �で異ならせることをいう。可変抵抗層は電� �に直接接触していてもよいし、間接的に接� �していてもよい。

 (第1実施形態)
 本実施形態は、上部電極と下部電極の電極� ��料を異ならせることにより、上部電極側が� ��抵抗状態にあり下部電極側が低抵抗状態に� ��る場合の抵抗値と、上部電極側が低抵抗状� ��にあり下部電極側が高抵抗状態にある場合� ��抵抗値とを互いに異ならせ、3値メモリを実 現するものである。

 [素子の構成]
 図2は、本発明の第1実施形態にかかる不揮� �性記憶素子(抵抗変化素子)の断面の一例を示 す模式図である。図2に示すように、本実施� �態の不揮発性記憶素子100は、基板101と、基� �101上に形成された酸化物層102と、酸化物層10 2上に形成された下部電極層103(第1電極)と、� �部電極層103の上に形成された可変抵抗層104� �、可変抵抗層104の上に形成された上部電極� �105(第2電極)とを備えている。

 本実施形態では、下部電極層103と上部電� ��層105とを異なる材料で形成する。一例とし� ��、下部電極層103にはタングステン(W)、上部� ��極層105には白金(Pt)を用いることができる。 電極材料としては、例えば、白金(Pt)、イリ� �ウム(Ir)、金(Au)、銀(Ag)、銅(Cu)、タングステ� ��(W)、ニッケル(Ni)、チッ化タンタル(TaN)が利� ��可能である。

 可変抵抗層104は、酸素不足型の遷移金属酸� ��物(好ましくは酸素不足型のTa酸化物)を含む 。酸素不足型の遷移金属酸化物とは、化学量 論的な酸化物と比較して酸素の含有量(原子� �:総原子数に占める酸素原子数の割合)が少な い酸化物をいう。例えば遷移金属がTaの場合� ��化学量論的な酸化物の組成はTa ₂ O ₅ であって、TaとOの原子数の比率(O/Ta)は2.5であ る。したがって、酸素不足型のTa酸化物にお� ��て、TaとOの原子比は0より大きく、2.5より小 さいことになる。本実施形態において、酸素 不足型の遷移金属酸化物は、酸素不足型のTa� ��化物であることが好ましい。酸素不足型のT a酸化物は、Ta酸化物をTaOxと表した場合に、0& lt;x<2.5を満足することが好ましく、0.8≦x≦ 1.9を満足することがさらに好ましい。酸素不 足型の遷移金属酸化物あるいは酸素不足型の Ta酸化物は、アモルファス構造を有すること� ��好ましい。

 可変抵抗層104は、下部電極層103を基準と� ��る上部電極層105の電圧(以下、電極間電圧)� �基づいて可逆的に下部電極層103と上部電極� �105との間の抵抗値(電極間抵抗値、以下単に� ��抵抗値」と呼ぶ)を変化させる。不揮発性記 憶素子100にデータを書き込む場合は、外部の 電源から、所定の条件を満たす電圧を下部電 極層103と上部電極層105との間に印加する。電 圧の与え方は、例えば電気的パルス(所定の� �圧と時間幅を持ったパルス状の電圧)とする� ��とができる。

 可変抵抗層104は、電気的パルスの電圧が� ��じであれば、該電気的パルスを何回印加し� ��も抵抗値が変化しないという特性(高いイン プリント耐性)を有していることが好ましい� �

 本実施形態では、下部電極層103および上� ��電極層105は、それぞれ可変抵抗層104に直接� ��触している。本実施形態では、下部電極層1 03と可変抵抗層104とが接触する部分の面積と� ��上部電極層105と可変抵抗層104とが接触する� ��分の面積とは等しい。すなわち本実施形態� ��は、電極材料が異なる点を除けば、下部電� ��側と上部電極側とは対称な構造を有する。

 [素子の製造方法]
 不揮発性記憶素子100は、例えば下記のよう� ��方法で製造できる。

 まず、単結晶シリコンである基板101上に� ��酸化物層102を熱酸化法により形成する。酸� ��物層102の上に、金属薄膜をスパッタリング� ��により堆積させ、下部電極層103とする。本� ��施形態では、一例として、下部電極層103の� ��料としてタングステン(W)を使用できる。

 さらに、下部電極層103の上に、可変抵抗層1 04として酸素不足型の遷移金属酸化物を層を� ��すように堆積させる。酸素不足型の遷移金� ��酸化物は、例えば遷移金属のターゲットをA rとO ₂ ガス中でスパッタリングする事で形成しうる 。(スパッタリング条件の具体例については� �施例1を参照。)
 さらに、可変抵抗層104の上に、金属薄膜を� ��パッタリング法により堆積させ、上部電極� ��105とする。本実施の形態では、一例として� ��上部電極層105の材料として白金(Pt)を使用で きる。

  以上のプロセスにより、酸素不足型の� �移金属酸化物の上下を金属薄膜で挟み込ん� �形の不揮発性記憶素子100が作製される。

 なお、可変抵抗層104の形成において、O ₂ などの反応性ガスを使用せず、タンタル酸化 物をターゲットとしたスパッタリング法が用 いられてもよい。スパッタリング法ではなく 、化学気相堆積法等の方法を用いてもよい。

 [電気的特性]
 図3は、本発明の第1実施形態にかかる不揮� �性記憶素子の特性の一例を示す模式図であ� �、図3(a)は下部電極に対して上部電極の電圧� ��V _A1 (例えば-3V)からV _A4 (例えば+2V)の間で連続的に変化させた場合の� ��抗値の変化を示す図であり、図3(b)は下部電 極に対して上部電極の電圧をV _B1 (例えば-2V)からV _B4 (例えば+3V)の間で連続的に変化させた場合の� ��抗値の変化を示す図であり、図3(c)は下部電 極に対して上部電極の電圧をV _A1 (例えば-3V)からV _B4 (例えば+3V)の間で連続的に変化させた場合の� ��抗値の変化を示す図である。以下、不揮発� ��記憶素子100の電気特性を、図3を参照しつつ 説明する(実施例1および図5も参照)。

 以下では、下部電極層103を基準にした上� ��電極層105の電位を電極間電圧とする。上部� ��極層105の電位が下部電極層103の電位よりも� ��い場合の電極間電圧は正であり、上部電極� ��105の電位が下部電極層103の電位よりも低い� ��合の電極間電圧は負である。上部電極層105� ��下部電極層103との間に印加するのは、例え� ��、所定の電圧値を有し、パルス幅が100nsecで ある電気的パルスである。ただし、電圧の印 加方法は、必ずしも電気的パルスによる必要 はない。所定の電圧を下部電極層103と上部電 極層105との間に印加できれば、どのような方 法で電圧が印加されてもよい。抵抗値は、上 部電極層105と下部電極層103との間に、絶対値 の小さい電圧(例えば50mV)を印加し、流れる電 流を測定することにより求めるものとする。 なお、以下では電気的パルスとして電極間に 電圧を印加することとし、該電気的パルスの 電圧を単に「電圧」と呼ぶ。電気的パルスの 電圧は、該電気的パルスの電圧が印加された 時の電極間電圧に等しいものとする。以上の 点は、他の実施形態についても同様とする。

 図3(a)の図中に矢印で示すように、抵抗値が R _AL (例えば、約50ω)のとき、電圧をV _A4 からV _A2 へと低下させても抵抗値はR _AL のままで変化しない(SA1)。その後、電圧をさ� ��にV _A2 からV _A1 へと低下させると抵抗値はR _AL からR _AH (例えば、約100ω)へと上昇する(TA1)。その後、 電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _AH のままで変化しない(SA2)。その後、電圧をさ� ��にV _A3 からV _A4 へと上昇させると抵抗値はR _AH からR _AL へと低下する(TA2)。図3(a)では、高抵抗状態に なるのはマイナスの電圧を印加したとき(下� �電極側が高電位となっているとき)であるか� ��、実験例1の結果に照らせば、下部電極側で 抵抗状態が変化していることになる。すなわ ち、SA1では下部電極側と上部電極側の両方が 低抵抗状態にあり、SA2では下部電極側は高抵 抗状態にあり、上部電極側は低抵抗状態にあ る。

 図3(b)の図中に矢印で示すように、抵抗値が R _BL (例えば、約50ω)のとき、電圧をV _B1 からV _B3 へと上昇させても抵抗値はR _BL のままで変化しない(SB1)。電圧をさらにV _B3 からV _B4 へと上昇させると抵抗値はR _BL からR _BH (例えば、約600ω)へと上昇する(TB1)。その後、 電圧をV _B4 からV _B2 へと低下させても抵抗値はR _BH のままで変化しない(SB2)。その後、電圧をさ� ��にV _B2 からV _B1 へと低下させると抵抗値はR _BH からR _BL へと低下する(TB2)。図3(b)では、高抵抗状態に なるのはプラスの電圧を印加したとき(上部� �極側が高電位となっているとき)であるから� ��実験例1の結果に照らせば、上部電極側で抵 抗状態が変化していることになる。すなわち 、SB1では下部電極側と上部電極側の両方が低 抵抗状態にあり、SB2では下部電極側は低抵抗 状態にあり、上部電極側は高抵抗状態にある 。

 図3(c)の図中に矢印で示すように、抵抗値が R _L (=R _AL =R _BL )のとき、電圧をV _B3 とV _A2 との間で変化させても抵抗値はR _L のままで変化しない(S1)。しかし、電圧をV _A2 からV _A1 へと低下させると抵抗値はR _L からR _M (=R _AH )へと上昇する(T1)。その後、電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _M のままで変化しない(S2)。その後、電圧をさ� �にV _A3 からV _A4 へと上昇させると抵抗値はR _M からR _L へと低下する(T2)。その後、電圧をV _A4 からV _B3 を経てV _B4 へと上昇させると抵抗値はR _L からR _H (=R _BH )へと上昇する(T3)。その後、電圧をV _B4 からV _B2 へと低下させても抵抗値はR _H のままで変化しない(S3)。その後、電圧をさ� �にV _B2 からV _B1 へと低下させると抵抗値はR _H からR _L へと低下する(T4)。実験例1の結果および図3(a) ,(b)に照らせば、S1では、下部電極側と上部電 極側の両方が低抵抗状態にある。S2では、下� ��電極側は高抵抗状態にあり、上部電極側は� ��抵抗状態にある。S3では、下部電極側は低� �抗状態にあり、上部電極側は高抵抗状態に� �る。図3(c)は、図3(a)と図3(b)とを合成したよ� �な特性を示す。R _L <R _M <R _H であって、電極間電圧がV _A2 <V _C1 <V _B1 となるV _C1 (=V _α )のときに抵抗値はR _L またはR _M となり、電極間電圧がV _B2 <V _β <V _A3 となるV _β のときに抵抗値はR _M またはR _H となり、電極間電圧がV _A4 <V _C2 <V _B3 となるV _C2 (=V _γ )のときに抵抗値はR _L またはR _H となる。また、V _A1 をV ₁ 、V _A2 をV ₂ 、V _C1 をV ₃ 、V _B1 をV ₄ 、V _B2 をV ₅ 、V _A3 をV ₆ 、V _A4 をV ₇ 、V _C2 をV ₈ 、V _B3 をV ₉ 、V _B4 をV ₁₀ としたときに、V ₁ <V ₂ <V ₃ <V ₄ <V ₅ <0<V ₆ <V ₇ <V ₈ <V ₉ <V ₁₀ を満たす。本実施形態では、以上のような条 件を満たすように、下部電極と上部電極とで 電極の材料を異ならせて、不揮発性記憶素子 が上下非対称に構成される。

 なお、上部電極と下部電極とを反転させ� ��もよい。この場合には、不揮発性記憶素子� ��図3(c)を左右反転させたような特性を有する ことになる。

 [不揮発性記憶素子100を3値メモリとして使� �する方法]
 図3(c)において、電圧をV _A1 よりも低くすれば、不揮発性記憶素子100は、 もともとどのような抵抗状態にあったとして も、S2の状態となり、抵抗値はR _M となる。また、電圧をV _B4 よりも高くすれば、不揮発性記憶素子100は、 もともとどのような抵抗状態にあったとして も、S3の状態となり、抵抗値はR _H となる。S1の状態にするためには、もともとS 2の状態にあるときには電圧をV _C2 (V _A4 <V _C2 <V _B3 )とすればよく、もともとS3の状態にあるとき には電圧をV _C1 (V _A2 <V _C1 <V _B1 )とすればよい。かかる3つの状態(S1、S2、S3)� �、電圧が所定の範囲で変化しても抵抗値が� �化しない状態(安定状態)である。すなわち、 S1の状態にある場合には、電圧がV _A2 より大きくV _B3 より小さい時には、抵抗値がほとんど変化し ない。また、S2の状態にある場合には、電圧� ��V _A3 より小さい場合には、抵抗値がほとんど変化 しない。また、S3の状態にある場合には、電� ��がV _B2 より大きい場合には、抵抗値がほとんど変化 しない。これら3つの安定状態を利用すれば� �不揮発性記憶素子100を、3値の読み書きを安� ��して行うことができる不揮発性記憶素子と� ��て使用できる。

 上述のように、従来の抵抗変化現象を利� ��した多値メモリ用の不揮発性記憶素子は、� ��抗値が連続的に変化する領域で素子に印加� ��る電圧を上下させる事により抵抗値を変化� ��せていた。この場合、過渡的な領域を使っ� ��いるがため、抵抗値の再現性が乏しく、メ� ��リとして安定的に動作させる事が困難であ� ��た。本実施形態で提案する不揮発性記憶素� ��は、安定領域の抵抗値を記憶状態として使� ��ため、安定に動作する多値メモリ用の不揮� ��性記憶素子として応用する事が可能となる� ��

 [下部電極側と上部電極側とを対称に構成し た場合]
 図4は、下部電極の材料と上部電極の材料と を同じにし、下部電極側と上部電極側とを対 称に構成した場合の、不揮発性記憶素子の特 性の一例を示す模式図であり、図4(a)は下部� �極に対して上部電極の電圧をV _A1 からV _A4 の間で連続的に変化させた場合の抵抗値の変 化を示す図であり、図4(b)は下部電極に対し� �上部電極の電圧をV _B1 からV _B4 の間で連続的に変化させた場合の抵抗値の変 化を示す図であり、図4(c)は下部電極に対し� �上部電極の電圧をV _A1 からV _B4 の間で連続的に変化させた場合の抵抗値の変 化を示す図である。以下、不揮発性記憶素子 100の電気特性を、図4を参照しつつ説明する(� ��較例および図7も参照)。

 図4(a)の図中に矢印で示すように、抵抗値が R _AL のとき、電圧をV _A4 からV _A2 へと低下させても抵抗値はR _AL のままで変化しない(SA1)。その後、電圧をさ� ��にV _A2 からV _A1 へと低下させると抵抗値はR _AL からR _AH へと上昇する(TA1)。その後、電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _AH のままで変化しない(SA2)。その後、電圧をさ� ��にV _A3 からV _A4 へと上昇させると抵抗値はR _AH からR _AL へと低下する(TA2)。図4(a)では、高抵抗状態に なるのはマイナスの電圧を印加したとき(下� �電極側が高電位となっているとき)であるか� ��、下部電極側で抵抗状態が変化しているこ� ��になる。すなわち、実験例1の結果に照らせ ば、SA1では下部電極側と上部電極側の両方が 低抵抗状態にあり、SA2では下部電極側は高抵 抗状態にあり、上部電極側は低抵抗状態にあ る。

 一方、図4(b)の図中に矢印で示すように、抵 抗値がR _BL のとき、電圧をV _B1 からV _B3 へと上昇させても抵抗値はR _BL のままで変化しない(SB1)。電圧をさらにV _B3 からV _B4 へと上昇させると抵抗値はR _BL からR _BH へと上昇する(TB1)。その後、電圧をV _B4 からV _B2 へと低下させても抵抗値はR _BH のままで変化しない(SB2)。その後、電圧をさ� ��にV _B2 からV _B1 へと低下させると抵抗値はR _BH からR _BL へと低下する(TB2)。図4(b)では、高抵抗状態に なるのはプラスの電圧を印加したとき(上部� �極側が高電位となっているとき)であるから� ��上部電極側で抵抗状態が変化していること� ��なる。すなわち、実験例1の結果に照らせば 、SB1では下部電極側と上部電極側の両方が低 抵抗状態にあり、SB2では下部電極側は低抵抗 状態にあり、上部電極側は高抵抗状態にある 。

 ここで、図4の不揮発性記憶素子では、下部 電極層103の材料と上部電極層105の材料とが同 じ材料で構成されており、下部電極側と上部 電極側とは対称な構造となっている。このた め、下部電極側が高抵抗状態になった場合と 、上部電極側が高抵抗状態になった場合とで 、抵抗値は等しくなる(R _AH =R _BH )。また、抵抗状態が変化する時の電圧も、� �負が逆転しているだけで絶対値は等しく(|V _A1 |=|V _B4 |、|V _A2 |=|V _B3 |、|V _A3 |=|V _B2 |、|V _A4 |=|V _B1 |)、V _A1 =-V _B4 、V _A2 =-V _B3 、V _A3 =-V _B2 、V _A4 =-V _B1 を満たす。その結果、不揮発性記憶素子の特 性も、図4の(a)と(b)とでは、V=0の軸を中心に� �右対称となる。

 すなわち、図4(c)の図中に矢印で示すように 、抵抗値がR _L (=R _AL =R _BL )のとき、電圧をV _B3 とV _A2 との間で変化させても抵抗値はR _L のままで変化しない(S1)。しかし、電圧をV _A2 からV _A1 へと低下させると抵抗値はR _L からR _H (=R _AH )へと上昇する(T3)。その後、電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _H のままで変化しない(S2)。その後、電圧をさ� �にV _A3 からV _A4 へと上昇させると抵抗値はR _H からR _L へと低下する(T4)。その後、電圧をV _A4 からV _B3 を経てV _B4 へと上昇させると抵抗値はR _L からR _H (=R _BH )へと上昇する(T1)。その後、電圧をV _B4 からV _B2 へと低下させても抵抗値はR _H のままで変化しない(S2)。その後、電圧をさ� �にV _B2 からV _B1 へと低下させると抵抗値はR _H からR _L へと低下する(T2)。実験例1の結果および図4(a) ,(b)に照らせば、S1では、下部電極側と上部電 極側の両方が低抵抗状態にある。T3の後のS2� �は、下部電極側は高抵抗状態にあり、上部� �極側は低抵抗状態にある。T1の後のS2では、� ��部電極側は低抵抗状態にあり、上部電極側� ��高抵抗状態にある。図3(c)は、図3(a)と図3(b)� ��を合成したような特性を示す。

 図4の不揮発性記憶素子では、SA2における抵 抗値(R _AH )とSB2における抵抗値(R _BH )が等しい。下部電極側が高抵抗化する電圧� �は、上部電極側は必ず低抵抗状態になって� �まう。上部電極側が高抵抗化する電圧では� �下部電極側は必ず低抵抗状態になってしま� �。このため、上部電極側と下部電極側の両� �を高抵抗状態にすることもできない。その� �果、図4の不揮発性記憶素子の抵抗値は、2つ の値(R _L =R _AL =R _BL とR _H =R _AH =R _BH )しか取ることができない。すなわち、図4の� ��揮発性記憶素子では、2つの抵抗状態(S1、S2) しか取ることができない。よって、図4の不� �発性記憶素子を多値メモリとして機能させ� �ことはできない。

 以上のことから、不揮発性記憶素子を多� ��メモリとして機能させるためには、下部電� ��側と上部電極側とを非対称に構成する必要� ��あることが分かる。

 [実施例1]
 実施例1では、図2に示したような構成の不� �発性記憶素子を、下記のような方法で製造� �た。

 まず、単結晶シリコンである基板上に、� ��さ200nmの酸化物層を熱酸化法により形成し� �。酸化物層の上に、厚さ200nmの金属薄膜をス パッタリング法により堆積させ、下部電極層 とした。本実施例では、下部電極層の材料と してタングステン(W)を使用した。

 さらに、下部電極層の上に、可変抵抗層と� ��て酸素不足型のTa酸化物を厚さ30nmの層をな� ��ように堆積させた。酸素不足型のTa酸化物� �、TaターゲットをArとO ₂ ガス中でスパッタリングする事で形成した。 可変抵抗層を堆積する時の具体的なスパッタ リング条件は、スパッタリングを開始する前 のスパッタリング装置内の真空度(背圧)を7×1 0 ^-4 Pa程度、スパッタ時のパワーを250W、アルゴン ガスと酸素ガスとをあわせた全ガス圧力を3.3 Pa、酸素ガスの分圧比を3.8%、基板の設定温度 を30℃、成膜時間を7分とした。かかる条件に より、酸素含有率が約58atm%である、酸素不足 型のTa酸化物からなる可変抵抗層が30nm堆積さ れた。なお、酸素不足型のTa酸化物をTaO _x と表現した場合、酸素含有率が58atm%のTa酸化� ��におけるxは1.38である。

 さらに、可変抵抗層の上に、厚さ100nmの� �属薄膜をスパッタリング法により堆積させ� �上部電極層とした。本実施の形態では、上� �電極層の材料として白金(Pt)を使用した。

  以上のプロセスにより、酸素不足型のTa 酸化物の上下を金属薄膜で挟み込んだ形の不 揮発性記憶素子が作製された。

 図5は、本発明の実施例1の不揮発性記憶� �子の特性を示す図であり、図5(a)は下部電極� ��対して上部電極の電圧を-3Vから+2Vの間で連� ��的に変化させた場合の抵抗値の変化を示す� ��であり、図5(b)は下部電極に対して上部電極 の電圧を-2Vから+3Vの間で連続的に変化させた 場合の抵抗値の変化を示す図であり、図5(c)� �下部電極に対して上部電極の電圧を-3Vから+3 Vの間で連続的に変化させた場合の抵抗値の� �化を示す図である。以下、実施例1の不揮発� ��記憶素子の電気特性を、図5を参照しつつ説 明する。

 本実施例では、上部電極層と下部電極層� ��の間に、所定の電圧値(パルス電圧)を有し� �パルス幅が100nsecである電気的パルスを印加� ��、その都度、抵抗値を測定した。抵抗値は� ��上部電極層と下部電極層との間に50mVの電圧 を印加し、流れる電流を測定することにより 求めた。

 図5(a)では、抵抗値の初期値は約100ωであ� ��た。そして、図中に矢印で示すように、パ� ��ス電圧を、まず0Vから始めて+2Vまで徐々に� �昇させ、次に+2Vから-3Vへと徐々に低下させ� �最後に-3Vから0Vへと徐々に上昇させた。抵抗 値は、0Vから約+1Vまでは約100ωで一定であっ� �(SA2)が、+1Vから+2Vへと上昇させると約50ωへ� �低下した(TA2)。その後は、電圧を+2Vから-2Vに 低下させるまで、抵抗値は約50ωで一定であ� �た(SA1)が、-2Vから-3Vへと低下させると抵抗値 は約100ωへと上昇した(TA1)。その後は、電圧� �-3Vから0Vまで上昇させても、抵抗値は約100ω� ��一定であった(SA2)。

 図5(a)では、高抵抗状態になるのはマイナ スの電圧を印加したとき(下部電極側が高電� �となっているとき)であるから、実験例1の結 果に照らせば、下部電極側で抵抗状態が変化 していることになる。すなわち、SA1では下部 電極側と上部電極側の両方が低抵抗状態にあ り、SA2では下部電極側は高抵抗状態にあり、 上部電極側は低抵抗状態にある。

 図5(b)では、抵抗値の初期値は約50ω(図5(a) のSA1の状態)であった。そして、図中に矢印� �示すように、パルス電圧をまず0Vから始めて +3Vまで徐々に上昇させ、次に+3Vから-2Vへと徐 々に低下させ、最後に-2Vから0Vへと徐々に上� ��させた。抵抗値は、0Vから約+2Vまでは約50ω� ��一定であった(SB1)が、+2Vから+3Vへと上昇さ� �ると約600ωへと上昇した(TB1)。その後は、電� ��を+3Vから-1Vに低下させるまで、抵抗値は約6 00ωで一定であった(SB2)が、-1Vから-2Vへと低下 させると抵抗値は約50ωへと低下した(TB2)。そ の後は、電圧を-2Vから0Vまで上昇させても、� ��抗値は約50ωで一定であった(SB1)。

 図5(b)では、高抵抗状態になるのはプラス の電圧を印加したとき(上部電極側が高電位� �なっているとき)であるから、実験例1の結果 に照らせば、上部電極側で抵抗状態が変化し ていることになる。すなわち、SB1では下部電 極側と上部電極側の両方が低抵抗状態にあり 、SB2では下部電極側は低抵抗状態にあり、上 部電極側は高抵抗状態にある。

 図5(c)では、抵抗値の初期値は約600ω(図5(b )のSB2の状態)であった。そして、図中に矢印� ��示すように、パルス電圧を、まず0Vから始� �て-3Vまで徐々に低下させ、次に-3Vから+3Vへ� �徐々に上昇させ、最後に+3Vから0Vへと徐々に 低下させた。抵抗値は、0Vから約-1Vまでは約6 00ωで一定であった(S3)が、-1Vから-2Vへと低下� ��せると約50ωへと低下し(T4)、しばらく抵抗� �がほぼ一定の状態となった(S1)。その後さら� ��電圧を低下させると、-3V付近で抵抗値は約1 00ωへと上昇した(T1)。その後は、電圧を-3Vか� ��+1Vまで上昇させても、抵抗値は約100ωで一� �であった(S2)が、さらに電圧を+2.5Vまで上昇� �せると抵抗値は約50ωへと低下し(T2)、しばら く抵抗値がほぼ一定の状態となった(S1)。そ� �後さらに電圧を上昇させると、+3V付近で抵� �値は約600ωへと上昇した(T3)。その後は、電� �を+3Vから0Vまで低下させても、抵抗値は約600 ωで一定であった(S3)。

 このように、図5(c)では、抵抗値が図5(a)� �図5(b)とを合成したような複雑な変化を示し� ��いることが分かる。実験例1の結果および図 5(a),(b)に照らせば、S1では下部電極側と上部� �極側の両方が低抵抗状態にある。S2では、下 部電極側は高抵抗状態にあり、上部電極側は 低抵抗状態にある。S3では、下部電極側は低� ��抗状態にあり、上部電極側は高抵抗状態に� ��る。

 以上のように、実施例1の不揮発性記憶素 子は、3つの安定状態を持つ事がわかる。す� �わち、+2Vと-2V付近の最も抵抗値の低い状態S1 (約50ω)と、-3V付近から+1V付近の抵抗値が中間 的な大きさである状態S2(約100ω)と、-1Vから3V� ��最も抵抗値の高い状態S3(約600ω)である。状� ��がS1にあるときには、電圧が-2Vより大きく+2 Vより小さいときは抵抗値(抵抗状態)が変化し ない。状態がS2にあるときには、電圧が+1Vよ� ��小さいときは抵抗値(抵抗状態)が変化しな� �。状態がS3にあるときには、電圧が約-1Vより 大きいときは抵抗値(抵抗状態)が変化しない� ��実施例1の不揮発性記憶素子では、これらの 3つの安定状態を使って3値の情報を記憶する� ��が可能となる。

 また、実施例1では、可変抵抗層を酸素不 足型のTa酸化物で構成したが、可変抵抗層の� ��料はこれに限定されるものではない。すな� ��ち、従来技術で説明した通り、Taと類似し� �遷移金属酸化物でも電気的パルスによる抵� �変化が報告されており、これらの材料でも� �実施の形態と同様の抵抗変化現象が観測さ� �ると推察される。すなわち、Ni、Nb、Ti、Zr、 Hf、Co、Fe、Cu、Cr等の遷移金属の酸素不足型� �酸化物でも、上部と下部の電極を異なる材� �により構成する事により、3値の不揮発性記� ��素子を構成できると考えられる。

 [実施例2]
 図6は、本発明の実施例2において、不揮発� �記憶素子の2電極間に印加する電気的パルス� ��電圧を離散的に変化させた場合の抵抗値の� ��化を示す図である。実施例2では、実施例1� �不揮発性素子と同じものを用いた。図中に� �した電圧は、印加された電気的パルスの電� �を示す。なお、電気パルスは2回ずつ印加し� ��。

 まず、不揮発性記憶素子の状態をS2に設� �して2回の測定行った(図中では0Vを印加した� ��表現している)。この場合の抵抗値は約100ω� ��あった。この状態の素子に+2Vの電圧を印加� ��ると、不揮発性記憶素子の状態はS1へと変� �し、抵抗値は約50ωとなった。次に、+3Vの電� ��を印加すると、不揮発性記憶素子の状態はS 3へと変化し、抵抗値は約600ωとなった。次に 、-2Vの電圧を印加すると、不揮発性記憶素子 の状態はS1へと変化し、抵抗値は約50ωとなっ た。最後に、-3Vの電圧を印加すると、不揮発 性記憶素子の状態はS2へと変化し、抵抗値は� ��100ωとなった。

 図6の結果から、不揮発性記憶素子の上部 及び下部電極に、離散的な、所定の電圧を有 する単発の電気的パルスを印加することで、 不揮発性記憶素子の状態をS1、S2、S3の間で自 在に変化させられる事が分かる。S1、S2、S3の それぞれの抵抗値に情報を割り当てれば、3� �の情報の書き込みが可能な不揮発性記憶素� �として利用できる。

 [比較例]
 比較例では、図2に示したような構成の不揮 発性記憶素子であって、上部電極および下部 電極の両方を白金(Pt)で構成したものを、実� �例1と同様の方法で製造した。

 図7は、比較例の不揮発性記憶素子におい て、下部電極に対して上部電極の電圧を-3Vか ら+3Vの間で連続的に変化させた場合の抵抗値 の変化を示す図である。図7を見ると分かる� �うに、電圧0Vの軸に対して左右対称な、メガ ネのような形状の特性が得られた。比較例で は、抵抗値の安定状態が100ω(±2V付近)と、1000 ω(-3Vから+3Vの範囲)の2つしかなく、2値の不揮 発性記憶素子としてしか機能しない。

 以上の結果から、実施例1の不揮発性記憶 素子において3個の安定状態が存在するのは� �上下の電極を異なる材料で形成したためで� �ることが分かる。

 [電極材料に関する実験]
 抵抗値の変化量が、電極材料によってどの� ��度異なるかを調べるために、実験を行なっ� ��。まず、図2と同様の不揮発性記憶素子であ って、下部電極の材料をW、上部電極の材料� �それぞれ白金(Pt)、イリジウム(Ir)、金(Au)、� �(Ag)、銅(Cu)、タングステン(W)、ニッケル(Ni)� �チッ化タンタル(TaN)としたものを作製した。 不揮発性記憶素子の作製方法は実施例1と同� �であり、下部電極、上部電極はいずれもス� �ッタリング法によって形成した。可変抵抗� �を構成する酸素不足型のTa酸化物は、Ta金属� ��O ₂ とAr中でスパッタリングして作製した。いず� ��の素子についても、可変抵抗層は全て同じ( 酸素含有率が約58%である酸素不足型のTa酸化� ��)組成とした。下部電極103にWを用いた理由� �、酸化しにくい安定な材料であり、かつ、� �ライエッチング等の製造時の加工も比較的� �いやすい点にある。

 図8は、不揮発性記憶素子の抵抗値の変化 を示す図であり、それぞれの図における上部 電極の材料は、(a)が白金(Pt)、(b)がイリジウ� �(Ir)、(c)が金(Au)、(d)が銀(Ag)、(e)が銅(Cu)、(f)� ��タングステン(W)、(g)がニッケル(Ni)、(h)がチ ッ化タンタル(TaN)である。図中の元素記号は� ��上部電極に用いた材料を示す。横軸は電気� ��パルスの印加回数、縦軸は抵抗値である。� ��気的パルスのパルス幅は100nsecとした。いず れの素子についても、上部電極の電位が下部 電極よりも高くなる場合に高抵抗状態に変化 するように実験を行なった。つまり、上部電 極側で抵抗状態の変化が生じるように実験を 行なった。電気的パルスの電圧は、高抵抗状 態に変化させる時の電圧は+1.8~+2.0Vとし、低� �抗状態に変化させる時の電圧は-1.3~-1.6Vとし� ��。

 図8を見れば分かるように、可変抵抗層の 材料は同一であるにも関わらず、電極の材料 によって、素子の特性が異なっていた。すな わち、電極の材料によって、抵抗値の変化量 や、高抵抗状態の抵抗値、低抵抗状態の抵抗 値が異なった。また、電極の材料によって、 抵抗状態が変化するときの電圧やその絶対値 も異なっていた。

 本実験の結果から、上部電極と下部電極� ��を異なる材料で構成すれば、上部電極側が� ��抵抗状態になったときの抵抗値と、下部電� ��側が高抵抗状態になったときの抵抗値とが� ��なり、3値のメモリとして動作する抵抗変化 素子が形成できる事が分かる。PtとW以外の組 み合わせでは、高抵抗状態の抵抗値と低抵抗 状態の抵抗値との差が、上部電極側と下部電 極側とでなるべく大きく異なっていることが より好ましい。電極材料の組合せとしては、 例えば、PtとAu、PtとAg、PtとCu、PtとNiの組み� �わせが好ましい。また、例えば、IrとAu、Ir� �Ag、IrとCu、IrとNiの組み合わせでも良い。

 [可変抵抗層の材料に関する実験]
 1.X線回折
 図9は、基板温度を30℃とし、O ₂ 流量比(スパッタガス中のO ₂ の流量比率)を0.5%とした場合に得られた、膜� ��が40nmのタンタル酸化物からなる可変抵抗層 のXRD(X線回折)チャートである。なお、このチ ャートは、薄膜法を使って測定した結果であ る。図9に示すように、金属Taのピークを確認 することができないため、タンタル酸化物が 得られたと推定される。また、2θが30~40deg.に おいて幅広いピークを確認することができる ことから、アモルファス状態であると考える ことができる。なお、2θが56deg.のピークは、 シリコン基板に起因するものである。

 2.組成
 図10(a)は、可変抵抗層の材料として酸素不� �型のTa酸化物を用いた不揮発性記憶素子のTa� ��化物試料の深さ方向のオージェ分析の結果� ��示す図であり、図10(b)は、酸素不足型のTa酸 化物の代わりに金属Taを白金電極で挟持した� ��子の深さ方向のオージェ分析の結果を示す� ��である。金属Ta試料の厚みは20nmである。こ� ��金属Ta試料上に、厚み50nmのPt上部電極を形� �している。

 図10(a)と図10(b)とを比較すると明らかなよ うに、Ta酸化物試料では、タンタルが酸化さ� ��ていることが理解できる。試料中のTaとOと� ��原子比を分析すると、O/Ta=0.5/1であった。

 さらに、より正確な組成分析をRBS(ラザフ ォード後方散乱)法により行った。その結果� �オージェ分析で原子比がO/Ta=0.5/1であった試� ��の組成は、RBS法ではO/Ta=1.4/1であった。なお 、RBS法による組成分析は、可変抵抗層全体の 平均的な組成である。このように、オージェ 分析結果とRBS分析結果が異なることは、文献 でも報告されている(例えば、Pei-Chuen Jiang an d J.S.Chen, 2003, Journal of Vacuum Science A,Vol.21,  No.3, pp.616-622)。上記文献においては、オー� ��ェ分析では、材料ごとに感度係数を補正す� ��必要があり、一般的にRBS分析の方がオージ� ��分析よりも信頼性があることが述べられて� ��る。

 RBS分析の結果は、図10(a)ではタンタル酸� �物の膜厚方向中央部分の組成に相当する。� �10(a)から、タンタル酸化物層の両界面(Pt層と の界面)近傍では、酸素含有率が増加してい� �ことが読みとれる。従って、界面部分の酸� �含有率はRBS法により分析された組成よりも� �い可能性がある。

 3.O ₂ 流量比と組成との関係
 図11は、製造工程におけるスパッタガス中� �O ₂ 流量比と、RBS法で分析したTa酸化物層の酸素� ��有率(原子比)との関係を示す図である。O ₂ 流量比が7%以上の条件では酸素含有率が飽和� ��る傾向が見られるが、O ₂ 流量比により酸化タンタル層の組成を連続的 に制御できることがわかる。つまり、タンタ ル酸化物層を反応性RFスパッタ法により形成� ��る際に、スパッタガス中のO ₂ 流量比を制御することにより、タンタル酸化 物層の酸素含有率をタンタル酸化物層の厚み 方向において所望の一定値に制御することが できる。

 4.O ₂ 流量比と抵抗率との関係
 図12は、可変抵抗層を酸化Taで構成した場合 の、製造工程におけるスパッタガス中のO ₂ 流量比と可変抵抗層の抵抗率との関係を示す 図である。図13は、可変抵抗層を酸化Taで構� �した場合の、RBS法で分析した可変抵抗層の� �素含有率(原子比、atm%)と、可変抵抗層の抵� �率との関係を示す図である。なお、ここで� �す抵抗率は、基板(窒化膜を形成したシリコ� ��ウエハ)上に可変抵抗層のみを直接形成した 試料について、シート抵抗値を4端子法によ� �測定した結果に基づいて算出したものであ� �。

 図12に示すように、O ₂ 流量比の値によって、可変抵抗層の抵抗率は 連続的に変化している。より、詳しく説明す ると、上述のように、O ₂ 流量比の値によってタンタル酸化物層(可変� �抗層)の酸素含有率は連続的に変化する。そ� ��て、図13に示すように、酸素含有率によっ� �、可変抵抗層の抵抗率は連続的に変化する� �したがって、可変抵抗層の酸素含有率に基� �いて、可変抵抗層の抵抗率を連続的に制御� �ることができる。このことから、可変抵抗� �において良好な抵抗変化現象を得るために� �、可変抵抗層の酸素含有率が適切な範囲に� �ることが必要と考えられる。

 5.O/Ta比の好適な数値範囲
 本発明者等は、図13に示す各酸素含有率を� �する試料の抵抗率を測定し、その測定デー� �の回帰曲線を求めた。図13には、この測定デ ータ(黒三角印で示す)とこの回帰曲線とを示� ��。

 図14は、可変抵抗層の酸素含有率が45~65atm %の組成範囲における抵抗変化特性を説明す� �図であって、(a)は酸素含有率と抵抗率との� �係を示す図、(b)は酸素含有率が45atm%の場合� �おけるパルス印加回数と抵抗値との関係を� �す図、(c)は酸素含有率が65atm%の場合におけ� �パルス印加回数と抵抗値との関係を示す図� �ある。

 上述の抵抗変化特性の測定によれば、図1 4(a)に示すα点(酸素含有率45atm%)からβ点(酸素� ��有率65atm%)の酸素含有率の範囲においては、 高抵抗状態の抵抗値が低抵抗状態の抵抗値の 5倍以上と良好であった。α点(酸素含有率45atm %)およびβ点(酸素含有率65atm%)の酸素含有率を 有する試料についてのパルス印加回数に対す る抵抗変化特性を、それぞれ、図14(b)および� ��14(c)に示す。図14(b)および図14(c)によれば、� �点およびβ点の酸素含有率においては、共に 、高抵抗状態の抵抗値が低抵抗状態の抵抗値 の5倍以上と良好であることが判る。また、α 点(酸素含有率45atm%)からβ点(酸素含有率65atm%) に渡る酸素含有率の範囲においては、高抵抗 状態の抵抗値が低抵抗状態の抵抗値の5倍以� �と良好である。よって、αからβまでの組成� ��囲は、記憶素子として安定した動作を実現� ��きるより適切な組成範囲と考えられる。従� ��て、酸素含有率が45~65atm%の組成範囲、即ち� ��変抵抗層をTaOxと表記した場合におけるxの� �囲が0.8≦x≦1.9の範囲が、より適切な可変抵� ��層の組成範囲である(酸素含有率=45atm%がx=0.8 に、酸素含有率=65atm%がx=1.9にそれぞれ対応す る)。

 ここで、抵抗変化現象のメカニズムについ� ��考える。上述のように、タンタル酸化物を� ��いた不揮発性記憶素子では、正の電圧を印� ��した電極側が高抵抗に変化する特徴を持っ� ��いる。この事から、抵抗変化現象には、負� ��帯電した酸素のイオンが重要な役割を果し� ��いると考えられる。すなわち、図2に示すよ うな不揮発性記憶素子100において、下部電極 103を基準にして上部電極層105に正の電圧を加 えた場合、タンタル酸化物層104の内部の酸素 がイオン化し、上部電極105側に移動する。こ れにより、上部電極105近傍に酸素濃度の高く 、抵抗値も非常に高いタンタル酸化物層が形 成され、結果的に下部電極103と上部電極105間 の抵抗は上昇する。逆に、下部電極103を基準 にして上部電極層105に負の電圧を加えた場合 、上部電極105近傍の酸素濃度の高いタンタル 酸化物層から、酸素イオンが放出され、タン タル酸化物104へと移動する。この結果、下部 電極103と上部電極105間の抵抗は減少する。以 上のようなメカニズムに依れば、タンタル酸 化物層104は準安定な状態を取る必要がある。 例えば、Ta ₂ O ₅ は化学量論的に安定な物質であり、酸素イオ ンは形成されにくい。そのため、タンタル酸 化物層104として、Ta ₂ O ₅ を用いても抵抗変化は起こらないと考えられ る。一方で、Taを可変抵抗層として用いた場� ��、Taには酸素が含まれておらず、酸素イオ� �の移動が起こらないため、この場合も抵抗� �化は起こらない。以上のような理由から、� �発明においては、上記組成範囲(0.8≦x≦1.9)� �外であっても、酸素不足型のTa酸化物であっ て、絶縁物であるTa ₂ O ₅ (TaOxでx=2.5に相当)よりも少ない酸素含有量に� ��構成されたTa酸化物(すなわち、TaOxにおいて 、0<x<2.5)を用いれば、抵抗変化現象が見� ��れるものと推認される。

 この組成範囲以外でも抵抗変化現象は確� ��され又は推認されるが、この組成範囲内に� ��べると抵抗率が小さくなり又は大きくなる� ��とから高抵抗状態の抵抗値が低抵抗状態の� ��抗値の5倍未満になると考えられ、記憶素子 として動作の安定性にやや欠けると考えられ る。

 [インプリント特性]
 可変抵抗層の材料として酸素不足型のTa酸� �物を用いた上下対称型の不揮発性記憶素子� �おいて、電極間に同極性の電気的パルスを� �続して印加した場合における不揮発性記憶� �子の設定された抵抗値のインプリント性は� �好であった。例えば、不揮発性記憶素子の� �極間に負の電気的パルスを連続して20回印加 することによって低抵抗状態を連続的に発生 させた後において、正負の電気的パルスを交 互に連続して印加した場合であっても、安定 して高抵抗状態または低抵抗状態を繰り返し た。また、正の電気的パルスを連続して20回� ��加することによって高抵抗状態を連続的に� ��生させた後において、正負の電気的パルス� ��交互に連続して印加した場合も、同様にし� ��高抵抗状態または低抵抗状態を安定的に繰� ��返した。以上の結果から、酸素不足型のTa� �化物を用いた不揮発性記憶素子は、いわゆ� �インプリント耐性が高く、したがって安定� �た動作をすることが期待できる。

 [印加する電気的パルスの幅と抵抗値との関 係]
 図15は、可変抵抗層の材料として酸素不足� �のTa酸化物を用いた上下対称型の不揮発性記 憶素子において、電極間に印加される電気的 パルスの幅と可変抵抗層の抵抗値との関係を 示す図である。なお、図15において、R _H は高抵抗状態の抵抗値を、R _L は低抵抗状態の抵抗値をそれぞれ示している 。また、このR _H およびR _L は、各パルス幅の電気的パルスを100回印加し た場合における可変抵抗層の抵抗値の平均値 である。

 図15に示すように、印加する電気的パルス� �幅が20nsecのような高速パルスの場合であっ� �も、抵抗変化現象を確認することができた� �また、R _H の値は、20nsecから300nsecの間でほぼ一定であ� �た。他方、R _L の値は、パルス幅が20nsecの場合に高くなる傾 向が見られた。

 (第2実施形態)
 第1実施形態では、下部電極と上部電極とを 異なる材料で構成することにより、不揮発性 記憶素子を上下非対称に構成したが、第2実� �形態では、下部電極側と上部電極側とで可� �抵抗層の材料を異ならせることにより、不� �発性記憶素子を上下非対称に構成する。第2� ��施形態では、酸素不足型の遷移金属酸化物� ��の酸素含有率を異ならせる。

 [素子の構成]
 図16は、本発明の第2実施形態にかかる不揮� ��性記憶素子の断面の一例を示す模式図であ� ��。図16に示すように、本実施形態の不揮発� �記憶素子110は、基板111と、基板111上に形成� �れた酸化物層112と、酸化物層112上に形成さ� �た下部電極層113(第1電極)と、下部電極層113� �上に形成された第1の可変抵抗層114と、第1の 可変抵抗層114の上に形成された第2の可変抵� �層115と、第2の可変抵抗層115の上に形成され� ��上部電極層116(第2電極)とを備えている。第1 の可変抵抗層114と第2の可変抵抗層115とは、� �ずれも酸素不足型の遷移金属酸化物(好まし� ��は酸素不足型のTa酸化物)を含んでおり、第2 の可変抵抗層115の方が第1の可変抵抗層114よ� �も酸素含有率が高くなっている。

 第1の可変抵抗層114および第2の可変抵抗� �115は、電極間電圧に基づいて可逆的に抵抗� �を変化させる。不揮発性記憶素子110にデー� �を書き込む場合は、外部の電源から、所定� �条件を満たす電圧を下部電極層113と上部電� �層116との間に印加する。電圧の与え方は、� �えば電気的パルスとすることができる。不� �発性記憶素子110は、電気的パルスの電圧が� �じであれば、該電気的パルスを何回印加し� �も抵抗値が変化しないという特性を有して� �る。

 [素子の製造方法]
 不揮発性記憶素子110の製造方法は、基本的� ��は第1実施形態の不揮発性記憶素子100の製造 方法と同様であり、例えば下記のような方法 で製造できる。

 まず、単結晶シリコンである基板111上に� ��酸化物層112を熱酸化法により形成する。酸� ��物層112の上に、金属薄膜をスパッタリング� ��により堆積させ、下部電極層113とする。本� ��施形態では、一例として、下部電極層113の� ��料として白金(Pt)を使用できる。

 さらに、下部電極層113上に、可変抵抗層と� ��て酸素不足型の遷移金属酸化物を層をなす� ��うに堆積させる。酸素不足型の遷移金属酸� ��物は、例えば遷移金属のターゲットをArとO ₂ ガス中でスパッタリングする事で形成しうる 。スパッタリングの条件は、例えば第1実施� �態の実施例1と同様とすることができる。

 その後、基板111を酸素プラズマ発生装置内� ��導入して、所定時間(例えば30秒間程度)だけ 、基板111の最表面を酸素プラズマにさらす。 かかる処理により、酸素不足型の可変抵抗層 の表面が酸化され、酸素含有率の低い第1の� �変抵抗層114と、酸素含有率の高い第2の可変� ��抗層115とが形成される。図16では、模式的� �、第1の可変抵抗層114と第2の可変抵抗層115を 明確に区別して表現したが、実際には、第2� �可変抵抗層115の表面から第1の可変抵抗層114� ��と、酸素含有率が連続的に減少するような� ��造が形成されると考えられる。
その後、第2の可変抵抗層115上に金属薄膜を� �パッタリング法により堆積させ、上部電極� �116とする。本実施形態では、一例として、� �部電極層116の材料として白金(Pt)を使用でき� ��。本実施形態では、下部電極層113と上部電� ��層116とは同一の材料で構成されている。

 以上のプロセスにより、上部電極と接す� ��部分(上部電極の近傍あるいは上部電極側)� �可変抵抗層の酸素含有率と、下部電極と接� �る部分(下部電極の近傍あるいは下部電極側) の可変抵抗層の酸素含有率が異なる不揮発性 記憶素子110が製造される。

 なお、第2実施形態においても、電極材料 や可変抵抗層の材料は第1実施形態と同様の� �のを用いることができる。

 可変抵抗層は、それぞれの電極の近傍で� ��度が違っておればよく、3層以上の構造にし てもよいし、傾斜的に酸素含有率が変化して いても良い。

 また、可変抵抗層の表面を酸化する事で、� ��部電極と接する部分と下部電極と接する部� ��の酸素含有率を変更したが、可変抵抗層の� ��理方法は、かかる方法に限定されるもので� ��ない。すなわち、酸化処理は行わずに、最� ��から異なる酸素含有率を有する2種類以上の 酸素不足型のTa酸化物層を堆積しても良い。T a酸素物の酸素含有率としては、第1の可変抵� ��層に含まれるTa酸化物をTaO _x、 第2の可変抵抗層に含まれるTa酸化物をTaO _y と表現した場合、0<x<y<2.5を満足してい ることが好ましい。この場合、さらに好まし くは0.8≦x<y≦1.9を満足する。第1の可変抵� �層114の酸素含有率の方が第2の可変抵抗層115� ��酸素含有率よりも高くてもよい。すなわち� ��x>yでもよい。

 本実施形態では、下部電極層113および上� ��電極層116は、それぞれ第1の可変抵抗層114お よび第2の可変抵抗層115に直接接触している� �本実施形態では、下部電極層113と第1の可変� ��抗層114とが接触する部分の面積と、上部電� ��層116と第2の可変抵抗層115とが接触する部分 の面積とは等しい。本実施形態では、可変抵 抗層の組成を除けば、下部電極側と上部電極 側とは対称な構造を有する。

 本実施形態の不揮発性記憶素子も、図3(c) と同様の特性を示す。よって、本実施形態の 不揮発性記憶素子でも、3値の読み書きを安� �して行なうことができる。

 [実施例3]
 実施例3では、図16に示したような構成の不� ��発性記憶素子を、下記のような方法で製造� ��た。

 まず、単結晶シリコンである基板上に、� ��さ200nmの酸化物層を熱酸化法により形成し� �。酸化物層の上に、厚さ200nmの金属薄膜をス パッタリング法により堆積させ、下部電極層 とした。本実施例では、下部電極層の材料と して白金(Pt)を使用した。

 さらに、下部電極層の上に、可変抵抗層と� ��て酸素不足型のTa酸化物を厚さ30nmの層をな� ��ように堆積させた。酸素不足型のTa酸化物� �、TaターゲットをArとO ₂ ガス中でスパッタリングする事で形成した。 可変抵抗層を堆積する時の具体的なスパッタ リング条件は、スパッタリングを開始する前 のスパッタリング装置内の真空度(背圧)を7×1 0 ^-4 Pa程度、スパッタ時のパワーを250W、アルゴン ガスと酸素ガスとをあわせた全ガス圧力を3.3 Pa、酸素ガスの分圧比を3.8%、基板の設定温度 を30℃、成膜時間を7分とした。かかる条件に より、酸素含有率が約58atm%である、酸素不足 型のTa酸化物からなる可変抵抗層が30nm堆積さ れた。なお、酸素不足型のTa酸化物をTaOxと表 現した場合、酸素含有率が58atm%のTa酸化物に� ��けるxは1.38である。

 その後、基板を酸素プラズマ発生装置内� ��導入し、30秒間、基板の表面を酸素プラズ� �に曝した。その後、可変抵抗層の上に厚さ10 0nmの金属薄膜をスパッタリング法により堆積 させ、上部電極層とした。本実施例では、上 部電極層の材料として白金(Pt)を使用した。

 以上のプロセスにより、下方から上方に� ��けて酸素含有率が上昇する酸素不足型のTa� �化物層の上下をPt薄膜で挟み込んだ形の不揮 発性記憶素子が作製された。

 図17は、本発明の実施例3の不揮発性記憶� ��子について、下部電極に対して上部電極の� ��圧を-1.8Vから+1.7Vの間で連続的に変化させた 場合の抵抗値の変化を示す図である。電圧の 印加方法は実施例1と同様とした。以下、実� �例3の不揮発性記憶素子の電気特性を、図17� �参照しつつ説明する。

 図17では、抵抗値の初期値は約10000ωであ� ��た。そして、図中に矢印で示すように、パ� ��ス電圧を、まず0Vから始めて-1.8Vまで徐々に 低下させ、次に-1.8Vから+1.7Vへと徐々に上昇� �せ、最後に+1.7Vから0Vへと徐々に低下させた� ��抵抗値は、0Vから約-0.9Vまでは約10000ωで一� �であった(S3)が、-0.9Vから-1.5Vへと低下させる と約100ωへと低下し(T4)、しばらく抵抗値がほ ぼ一定の状態となった(S1)。その後さらに電� �を低下させると、-1.8V付近で抵抗値は約300ω� ��と上昇した(T1)。その後は、電圧を-1.8Vから+ 1Vまで上昇させても、抵抗値は約300ωで一定� �あった(S2)が、さらに電圧を+1.6Vまで上昇さ� �ると抵抗値は約100ωへと低下し(T2)、しばら� �抵抗値がほぼ一定の状態となった(S1)。その� ��さらに電圧を上昇させると、+1.7V付近で抵� �値はほぼ初期値に近い約10000ωへと上昇した( T3)。その後は、電圧を+1.7Vから0Vまで低下さ� �ても、抵抗値は約10000ωで一定であった(S3)。

 以上のように、実施例3の不揮発性記憶素 子は、3つの安定状態を持つ事がわかる。す� �わち、+1.5Vと-1.5V付近の最も抵抗値の低い状� ��S1(約100ω)と、-1.8V付近から+1V付近の抵抗値� �中間的な大きさである状態S2(約300ω)と、-0.9V から+1.7Vの最も抵抗値の高い状態S3(約10000ω)� �ある。状態がS1にあるときには、電圧が-1.5V� ��り大きく+1.5Vより小さいときは抵抗値(抵抗� ��態)が変化しない。状態がS2にあるときには� ��電圧が+1Vより小さいときは抵抗値(抵抗状態 )が変化しない。状態がS3にあるときには、電 圧が約-1Vより大きいときは抵抗値(抵抗状態)� ��変化しない。実施例3の不揮発性記憶素子で は、これらの3つの安定状態を使って3値の情� ��を記憶する事が可能となる。

 [酸素含有率を利用した多値メモリの原理]
 図14に示すように、可変抵抗層を酸素不足� �のTa酸化物で構成した場合、Ta酸化物中の酸� ��含有率が増加すれば不揮発性記憶素子の抵� ��値は高くなり、高抵抗状態及び低抵抗状態� ��抵抗値は高くなる傾向がある。すなわち、� ��素含有量が45atm%の酸素不足型のTa酸化物を� �った抵抗変化素子では、図14(b)に示すように 、低抵抗状態は約300ωで高抵抗状態は約1×10 ⁴ ω程度である。しかし、酸素含有量が増加し� ��65atm%程度になると、図14(c)に示したように� �低抵抗状態は3×10 ⁴ ωであり、高抵抗状態は3×10 ⁵ ωである。酸素含有量が65atm%の場合では、酸� ��含有量が45atm%の場合と比較して、抵抗値の� ��化量が約1桁から2桁程度高くなっている。

 本実施の形態の場合、第2の可変抵抗層115 は、第1の可変抵抗層114を酸化する事により� �成したため、第2の可変抵抗層115の酸素濃度� ��高くなっている。そのため、上部電極側が� ��抵抗状態になったときの抵抗値は、下部電� ��側が高抵抗状態になったときの抵抗値に比� ��高くなる。すなわち、下部電極側の抵抗状� ��が変化する場合の抵抗値と電圧の関係は図3 (a)のようになっており、上部電極側の抵抗状 態が変化する場合の抵抗値と電圧の関係は図 3(b)のようになっている。そしてこれらを合� �した結果、図13と図3(c)とは非常に類似した� �状を有する。よって、第1実施形態と同様の� ��理で多値メモリを実現できる。

 (第3実施形態)
 第2実施形態では、下部電極側と上部電極側 とで可変抵抗層の材料を異ならせることによ り、不揮発性記憶素子を上下非対称に構成し たが、第3実施形態では、下部電極と上部電� �とで可変抵抗層との接触面積を異ならせる� �とで、不揮発性記憶素子を上下非対称に構� �する。

 [素子の構成]
 図18は、本発明の第3実施形態にかかる不揮� ��性記憶素子の断面の一例を示す模式図であ� ��。図18に示すように、本実施形態の不揮発� �記憶素子150は、基板151と、基板151上に形成� �れた酸化物層152と、酸化物層152上に形成さ� �た下部電極層153(第1電極)と、下部電極層153� �上に形成された可変抵抗層154と、可変抵抗� �154の上に形成された上部電極層155(第2電極)� �を備えている。可変抵抗層154は、酸素不足� �の遷移金属酸化物(好ましくは酸素不足型のT a酸化物)を含んでいる。下部電極層153と上部� ��極層155とは同じ材料で構成してよい。可変� ��抗層154は下方から上方に向けて水平断面が� ��さくなるようにテーパ状に形成されている� ��可変抵抗層154と下部電極層153との接触面積( 例えば1.5μm×1.5μm=2.25μm ² )は、可変抵抗層154と上部電極層155との接触� �積(例えば0.5μm×0.5μm=0.25μm ² )よりも大きくなっている。

 可変抵抗層154は、電極間電圧に基づいて� ��逆的に抵抗値を変化させる。不揮発性記憶� ��子150にデータを書き込む場合は、外部の電� ��から、所定の条件を満たす電圧を下部電極� ��153と上部電極層155との間に印加する。電圧� ��与え方は、例えば電気的パルスとすること� ��できる。不揮発性記憶素子150は、電気的パ� ��スの電圧が同じであれば、該電気的パルス� ��何回印加しても抵抗値が変化しないという� ��性を有している。

 [素子の製造方法]
 不揮発性記憶素子110の製造方法は、基本的� ��は第1実施形態の不揮発性記憶素子100の製造 方法と同様であるので詳細な説明は省略する 。可変抵抗層154をテーパ状に形成するために は、レジスト155のエッジ部を鈍らせ、レジス ト155と可変抵抗層154のエッチング選択比が小 さくなるような条件でドライエッチング処理 をするような方法を用いれば良い。

 [電気的特性]
 図19は、本発明の第3実施形態にかかる不揮� ��性記憶素子の特性の一例を示す図であり、� ��19(a)は下部電極に対して上部電極の電圧をV _A1 からV _A4 の間で連続的に変化させた場合において上部 電極側が低抵抗状態のままで変化しないもの と仮定したときの抵抗値の変化を示す概念図 であり、図19(b)は下部電極に対して上部電極� ��電圧をV _B1 からV _B4 の間で連続的に変化させた場合において下部 電極側が低抵抗状態のままで変化しないもの と仮定したときの抵抗値の変化を示す概念図 であり、図19(c)は下部電極に対して上部電極� ��電圧をV _A1 からV _A4 の間で連続的に変化させた場合の不揮発性記 憶素子全体の抵抗値の変化を示す図である。 以下、不揮発性記憶素子150の電気特性を、図 19を参照しつつ説明する(実験例2および図20も 参照)。

 図19(a)の図中に矢印で示すように、上部電� �側が低抵抗状態のままで変化しないものと� �定すると、抵抗値がR _AL (例えば、約200ω)のとき、電圧をV _A4 からV _A2 へと低下させても抵抗値はR _AL のままで変化しない(SA1)。その後、電圧をさ� ��にV _A2 からV _A1 へと低下させると抵抗値はR _AL からR _AH (例えば、約1000ω)へと上昇する(TA1)。その後� �電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _AH のままで変化しない(SA2)。その後、電圧をさ� ��にV _A3 からV _A4 へと上昇させると抵抗値はR _AH からR _AL へと低下する(TA2)。図19(a)では、高抵抗状態� �なるのはマイナスの電圧を印加したとき(下� ��電極側が高電位となっているとき)であるか ら、実験例1の結果に照らせば、下部電極側� �抵抗状態が変化していることになる。すな� �ち、SA1では下部電極側と上部電極側の両方� �低抵抗状態にあり、SA2では下部電極側は高� �抗状態にあり、上部電極側は低抵抗状態に� �る。

 一方、図19(b)の図中に矢印で示すように、� �部電極側が低抵抗状態のままで変化しない� �のと仮定すると、抵抗値がR _BL (例えば、約200ω)のとき、電圧をV _B1 からV _B3 へと上昇させても抵抗値はR _BL のままで変化しない(SB1)。電圧をさらにV _B3 からV _B4 へと上昇させると抵抗値はR _BL からR _BH (例えば、約1000ω)へと上昇する(TB1)。その後� �電圧をV _B4 からV _B2 へと低下させても抵抗値はR _BH のままで変化しない(SB2)。その後、電圧をさ� ��にV _B2 からV _B1 へと低下させると抵抗値はR _BH からR _BL へと低下する(TB2)。図19(b)では、高抵抗状態� �なるのはプラスの電圧を印加したとき(上部� ��極側が高電位となっているとき)であるから 、実験例1の結果に照らせば、上部電極側で� �抗状態が変化していることになる。すなわ� �、SB1では下部電極側と上部電極側の両方が� �抵抗状態にあり、SB2では下部電極側は低抵� �状態にあり、上部電極側は高抵抗状態にあ� �。

 ここで、|V _A2 |>|V _B1 |(すなわち、-V _A2 >V _B1 )、|V _A3 |>|V _B4 |(すなわち、-V _A3 >V _B4 )、R _AL =R _BL 、R _AH =R _BH である。すなわち、抵抗状態が変化するとき の電圧は下部電極側と上部電極側とで異なる が、抵抗値の変化幅は下部電極側と上部電極 側とで等しい。このような特性は、電極と可 変抵抗層との接触面積の違いにより生じる。

 図19(c)の図中に矢印で示すように、抵抗値� �R _L (=R _AL =R _BL )のとき、電圧をV _B1 とV _A2 との間で変化させても抵抗値はR _L のままで変化しない(S1)。しかし、電圧をV _A2 からV _A1 へと低下させると抵抗値はR _L からR _M (=R _AH )へと上昇する(T1)。その後、電圧をV _A1 からV _B3 へと上昇させても抵抗値はR _M のままで変化しない(S2)。その後、電圧をさ� �にV _B3 からV _B4 へと上昇させると抵抗値はR _M からR _H (=R _AH +R _BH )へと上昇する(T2)。その後、電圧をV _B4 からV _A3 を経てV _A4 へと上昇させると抵抗値はR _H からR _M (=R _BH )へと低下する(T3)。その後、電圧をV _A4 からV _B2 へと低下させても抵抗値はR _M のままで変化しない(S4)。その後、電圧をさ� �にV _B2 からV _B1 へと低下させると抵抗値はR _M からR _L へと低下する(T4)。実験例1の結果および図19(a ),(b)に照らせば、S1では、下部電極側と上部� �極側の両方が低抵抗状態にある。S2では、下 部電極側は高抵抗状態にあり、上部電極側は 低抵抗状態にある。S3では、下部電極側も上� ��電極側も高抵抗状態にある。S4では、下部� �極側は低抵抗状態にあり、上部電極側が高� �抗状態にある。図19(c)は、図19(a)と図19(b)と� �合成したような特性を示す。R _L <R _M <R _H であって、電極間電圧がV _A2 <V _C1 <V _B1 となるV _C1 (=V _α )のときに抵抗値はR _L またはR _M となり、電極間電圧がV _B2 <V _β <V _B3 となるV _β のときに抵抗値はR _M となり、電極間電圧がV _B4 <V _C2 <V _A3 となるV _C2 (=V _γ )のときに抵抗値はR _M またはR _H となる。また、V _A1 をV ₁ 、V _A2 をV ₂ 、V _C1 をV ₃ 、V _B1 をV ₄ 、V _B2 をV ₅ 、V _B3 をV ₆ 、V _B4 をV ₇ 、V _C2 をV ₈ 、V _A3 をV ₉ 、V _A4 をV ₁₀ としたときに、V ₁ <V ₂ <V ₃ <V ₄ <V ₅ <0<V ₆ <V ₇ <V ₈ <V ₉ <V ₁₀ を満たす。本実施形態では、以上のような条 件を満たすように、下部電極側と上部電極側 とで可変抵抗層との接触面積を異ならせて、 不揮発性記憶素子が上下非対称に構成される 。

 なお、上部電極と下部電極とを反転させ� ��もよい。この場合には、不揮発性記憶素子� ��図19(c)を左右反転させたような特性を有す� �ことになる。

 [不揮発性記憶素子100を3値メモリとして使� �する方法]
 図19(c)において、電圧をV _A1 よりも低くすれば、不揮発性記憶素子150は、 もともとどのような抵抗状態にあったとして も、S2の状態となり、抵抗値はR _M となる。また、電圧をV _A4 よりも高くすれば、不揮発性記憶素子150は、 もともとどのような抵抗状態にあったとして も、S4の状態となり、抵抗値はR _M となる。S1の状態にするためには、S4の状態� �あるときに電圧をV _C1 (V _A2 <V _C1 <V _B1 )とすればよい。S3の状態にするためには、S2� ��状態にあるときに電圧をV _C2 (V _B4 <V _C2 <V _A3 )とすればよい。かかる4つの状態(S1、S2、S3、 S4)は、電圧が所定の範囲で変化しても抵抗値 が変化しない状態(安定状態)である。すなわ� ��、S1の状態にある場合には、電圧がV _A2 より大きくV _B1 より小さい範囲にあれば抵抗値がほとんど変 化しない。S2の状態にある場合には、電圧がV _B3 より小さい範囲にあれば抵抗値がほとんど変 化しない。S3の状態にある場合には、電圧がV _B4 より大きくV _A3 より小さい範囲にあれば抵抗値がほとんど変 化しない。S4の状態にある場合には、電圧がV _B2 より大きい範囲にあれば抵抗値がほとんど変 化しない。本実施形態では下部電極側と上部 電極側とで、電極材料および可変抵抗層の組 成が等しいため、S2とS4の状態は、抵抗値が� �ぼ等しくなる。したがって、安定状態の抵� �値は3個存在する。これら3個の抵抗値を利用 すれば、不揮発性記憶素子100を、3値の読み� �きを安定して行うことができる不揮発性記� �素子として使用できる。

 本実施形態でも、第1実施形態や第2実施� �態と同様の変形例が可能である。

 [実験例2]
 実験例2では、図2に示したような構成の不� �発性記憶素子を、可変抵抗層と上部電極と� �接触面積を変えて、2種類形成した。製造方� ��は、電極材料が上部電極と下部電極とで等� ��い(Pt)ことを除けば実施例1と同様であるの� �詳細な説明を省略する。可変抵抗層と上部� �極との接触面積は、1個目では0.5μm×0.5μm=0.25 μm ² とし、2個目では1.5μm×1.5μm=2.25μm ² とした。

 図20は、本発明の実験例2の不揮発性記憶素� ��の特性を示す図であり、図20(a)は可変抵抗� �と上部電極との接触面積が0.25μm ² の不揮発性記憶素子について下部電極に対し て上部電極の電圧を-1.4Vから+1.4Vの間で連続� �に変化させた場合の抵抗値の変化を示す図� �あり、図20(b)は可変抵抗層と上部電極との接 触面積が1.25μm ² の不揮発性記憶素子について下部電極に対し て上部電極の電圧を-2Vから+3Vの間で連続的に 変化させた場合の抵抗値の変化を示す図であ る。電圧の印加方法は実施例1と同様とした� �いずれも、プラスの電圧で高抵抗状態へ変� �する場合(上部電極側の抵抗状態が変化する� ��合)を示す。

 図20に示すように、接触面積が異なると� �抵抗状態が変化する電圧域が異なることが� �かった。すなわち、図20(a)のように接触面積 が小さい場合には、-0.8Vと+1.3V程度で抵抗値� �変化したのに対し、図21(b)のように接触面積 が大きい場合には、-1V程度で抵抗値が低下し 、+2V程度で抵抗値が上昇した。本実験の結果 から、接触面積が大きいほど、抵抗状態が変 化する電圧の絶対値が大きくなる傾向がある ことが分かる。かかる性質を利用すれば、下 部電極側と上部電極側とで電極と可変抵抗層 との接触面積を異ならせることで、図19(c)の� ��うな特性を実現し、多値メモリを実現でき� ��。

 (第4実施形態)
 第1実施形態乃至第3実施形態では、電極材� �や可変抵抗層の組成や接触面積を下部電極� �と上部電極側とで異ならせることで、不揮� �性記憶素子を上下非対称に構成したが、第4� ��施形態では、これらを組み合わせることで4 個の安定状態を利用可能にし、4値メモリを� �現する。

 [素子の構成]
 図21は、本発明の第4実施形態にかかる不揮� ��性記憶素子の断面の一例を示す模式図であ� ��。図18に示すように、本実施形態の不揮発� �記憶素子170は、基板171と、基板171上に形成� �れた酸化物層172と、酸化物層172上に形成さ� �た下部電極層173(第1電極)と、下部電極層173� �上に形成された可変抵抗層174と、可変抵抗� �174の上に形成された上部電極層175(第2電極)� �を備えている。可変抵抗層174は、酸素不足� �の遷移金属酸化物(好ましくは酸素不足型のT a酸化物)を含んでいる。

 本実施形態では、下部電極層173と上部電� ��層175とは異なる材料で構成する。例えば、� ��部電極層173を高抵抗状態の抵抗値と低抵抗� ��態の抵抗値との差が小さい電極材料(例えば 、W、Ni、TaN等)で形成し、上部電極層175を高� �抗状態の抵抗値と低抵抗状態の抵抗値との� �が大きい電極材料(例えば、Pt、Ir、Ag、Cu等)� ��形成すると好適である。

 可変抵抗層174は下方から上方に向けて水平� ��面が小さくなるようにテーパ状に形成され� ��いる。可変抵抗層174と下部電極層173との接� ��面積(例えば1.5μm×1.5μm=2.25μm ² )は、可変抵抗層174と上部電極層175との接触� �積(例えば0.5μm×0.5μm=0.25μm ² )よりも大きくなっている。かかる構成によ� �、下部電極側の抵抗状態が変化する時の電� �の絶対値は、上部電極側の抵抗状態が変化� �る時の電圧の絶対値よりも大きくなる。

 可変抵抗層174は、電極間電圧に基づいて� ��逆的に抵抗値を変化させる。不揮発性記憶� ��子170にデータを書き込む場合は、外部の電� ��から、所定の条件を満たす電圧を下部電極� ��173と上部電極層175との間に印加する。電圧� ��与え方は、例えば電気的パルスとすること� ��できる。不揮発性記憶素子170は、電気的パ� ��スの電圧が同じであれば、該電気的パルス� ��何回印加しても抵抗値が変化しないという� ��性を有している。

 [素子の製造方法]
 不揮発性記憶素子170の製造方法は、電極材� ��を下部電極側と上部電極側とで異ならせる� ��とを除けば、第3実施形態の不揮発性記憶素 子100の製造方法と同様である。よって、詳細 な説明は省略する。

 [電気的特性]
 図22は、本発明の第4実施形態にかかる不揮� ��性記憶素子の特性の一例を示す図であり、� ��22(a)は下部電極に対して上部電極の電圧をV _A1 からV _A4 の間で連続的に変化させた場合において上部 電極側が低抵抗状態のままで変化しないもの と仮定したときの抵抗値の変化を示す概念図 であり、図22(b)は下部電極に対して上部電極� ��電圧をV _B1 からV _B4 の間で連続的に変化させた場合において下部 電極側が低抵抗状態のままで変化しないもの と仮定したときの抵抗値の変化を示す概念図 であり、図22(c)は下部電極に対して上部電極� ��電圧をV _A1 からV _A4 の間で連続的に変化させた場合の不揮発性記 憶素子全体の抵抗値の変化を示す図である。 以下、不揮発性記憶素子150の電気特性を、図 22を参照しつつ説明する。

 図22(a)の図中に矢印で示すように、上部電� �側が低抵抗状態のままで変化しないものと� �定すると、抵抗値がR _AL のとき、電圧をV _A4 からV _A2 へと低下させても抵抗値はR _AL のままで変化しない(SA1)。その後、電圧をさ� ��にV _A2 からV _A1 へと低下させると抵抗値はR _AL からR _AH へと上昇する(TA1)。その後、電圧をV _A1 からV _A3 へと上昇させても抵抗値はR _AH のままで変化しない(SA2)。その後、電圧をさ� ��にV _A3 からV _A4 へと上昇させると抵抗値はR _AH からR _AL へと低下する(TA2)。図22(a)では、高抵抗状態� �なるのはマイナスの電圧を印加したとき(下� ��電極側が高電位となっているとき)であるか ら、実験例1の結果に照らせば、下部電極側� �抵抗状態が変化していることになる。すな� �ち、SA1では下部電極側と上部電極側の両方� �低抵抗状態にあり、SA2では下部電極側は高� �抗状態にあり、上部電極側は低抵抗状態に� �る。

 一方、図22(b)の図中に矢印で示すように、� �部電極側が低抵抗状態のままで変化しない� �のと仮定すると、抵抗値がR _BL のとき、電圧をV _B1 からV _B3 へと上昇させても抵抗値はR _BL のままで変化しない(SB1)。電圧をさらにV _B3 からV _B4 へと上昇させると抵抗値はR _BL からR _BH へと上昇する(TB1)。その後、電圧をV _B4 からV _B2 へと低下させても抵抗値はR _BH のままで変化しない(SB2)。その後、電圧をさ� ��にV _B2 からV _B1 へと低下させると抵抗値はR _BH からR _BL へと低下する(TB2)。図22(b)では、高抵抗状態� �なるのはプラスの電圧を印加したとき(上部� ��極側が高電位となっているとき)であるから 、実験例1の結果に照らせば、上部電極側で� �抗状態が変化していることになる。すなわ� �、SB1では下部電極側と上部電極側の両方が� �抵抗状態にあり、SB2では下部電極側は低抵� �状態にあり、上部電極側は高抵抗状態にあ� �。

 ここで、|V _A2 |>|V _B1 |(すなわち、-V _A2 >V _B1 )、|V _A3 |>|V _B4 |(すなわち、-V _A3 >V _B4 )、R _AL =R _BL 、R _AH <R _BH である。すなわち、抵抗状態が変化するとき の電圧は下部電極側と上部電極側とで異なり 、抵抗値の変化幅も下部電極側と上部電極側 とで異なる。このような特性は、電極材料の 違いおよび電極と可変抵抗層との接触面積の 違いにより生じる。

 図22(c)の図中に矢印で示すように、抵抗値� �R _L (=R _AL =R _BL )のとき、電圧をV _B1 とV _A2 との間で変化させても抵抗値はR _L のままで変化しない(S1)。しかし、電圧をV _A2 からV _A1 へと低下させると抵抗値はR _L からR _M1 (=R _AH )へと上昇する(T1)。その後、電圧をV _A1 からV _B3 へと上昇させても抵抗値はR _M1 のままで変化しない(S2)。その後、電圧をさ� �にV _B3 からV _B4 へと上昇させると抵抗値はR _M1 からR _H (=R _AH +R _BH )へと上昇する(T2)。その後、電圧をV _B4 からV _A3 を経てV _A4 へと上昇させると抵抗値はR _H からR _M2 へと低下する(T3)。その後、電圧をV _A4 からV _B2 へと低下させても抵抗値はR _M2 のままで変化しない(S4)。その後、電圧をさ� �にV _B2 からV _B1 へと低下させると抵抗値はR _M2 からR _L へと低下する(T4)。実験例1の結果および図22(a ),(b)に照らせば、S1では、下部電極側と上部� �極側の両方が低抵抗状態にある。S2では、下 部電極側は高抵抗状態にあり、上部電極側は 低抵抗状態にある。S3では、下部電極側も上� ��電極側も高抵抗状態にある。S4では、下部� �極側は低抵抗状態にあり、上部電極側が高� �抗状態にある。図22(c)は、図22(a)と図22(b)と� �合成したような特性を示す。R _L <R _M1 <R _M2 <R _H であって、電極間電圧がV _A2 <V _C1 <V _B1 となるV _C1 (=V _α )のときに抵抗値はR _L またはR _M1 となり、電極間電圧がV _B2 <V _β <V _B3 となるV _β のときに抵抗値はR _M1 またはR _M2 となり、電極間電圧がV _B4 <V _C2 <V _A3 となるV _C2 (=V _γ )のときに抵抗値はR _M2 またはR _H となる。また、V _A1 をV ₁ 、V _A2 をV ₂ 、V _C1 をV ₃ 、V _B1 をV ₄ 、V _B2 をV ₅ 、V _B3 をV ₆ 、V _B4 をV ₇ 、V _C2 をV ₈ 、V _A3 をV ₉ 、V _A4 をV ₁₀ としたときに、V ₁ <V ₂ <V ₃ <V ₄ <V ₅ <0<V ₆ <V ₇ <V ₈ <V ₉ <V ₁₀ を満たす。

 なお、上部電極と下部電極とを反転させ� ��もよい。この場合には、不揮発性記憶素子� ��図22(c)を左右反転させたような特性を有す� �ことになる。

 [不揮発性記憶素子100を4値メモリとして使� �する方法]
 図22(c)において、電圧をV _A1 よりも低くすれば、不揮発性記憶素子170は、 もともとどのような抵抗状態にあったとして も、S2の状態となり、抵抗値はR _M1 となる。また、電圧をV _A4 よりも高くすれば、不揮発性記憶素子170は、 もともとどのような抵抗状態にあったとして も、S4の状態となり、抵抗値はR _M2 となる。S1の状態にするためには、S4の状態� �あるときに電圧をV _C1 (V _A2 <V _C1 <V _B1 )とすればよい。S3の状態にするためには、S2� ��状態にあるときに電圧をV _C2 (V _B4 <V _C2 <V _A3 )とすればよい。かかる4つの状態(S1、S2、S3、 S4)は、電圧が所定の範囲で変化しても抵抗値 が変化しない状態(安定状態)である。すなわ� ��、S1の状態にある場合には、電圧がV _A2 より大きくV _B1 より小さい範囲にあれば抵抗値がほとんど変 化しない。S2の状態にある場合には、電圧がV _B3 より小さい範囲にあれば抵抗値がほとんど変 化しない。S3の状態にある場合には、電圧がV _B4 より大きくV _A3 より小さい範囲にあれば抵抗値がほとんど変 化しない。S4の状態にある場合には、電圧がV _B2 より大きい範囲にあれば抵抗値がほとんど変 化しない。本実施形態では下部電極側と上部 電極側とで電極材料が異なるため、S2とS4の� �態は抵抗値が異なる。したがって、安定状� �の抵抗値は4個存在する。これら4個の抵抗値 を利用すれば、不揮発性記憶素子170を、4値� �読み書きを安定して行うことができる不揮� �性記憶素子として使用できる。

 本実施形態でも、第1実施形態や第2実施� �態と同様の変形例が可能である。

 [変形例]
 図23は、本発明の第4実施形態の変形例にか� ��る不揮発性記憶素子の断面の一例を示す模� ��図である。図23に示すように、本実施形態� �不揮発性記憶素子180は、基板181と、基板181� �に形成された酸化物層182と、酸化物層182上� �形成された下部電極層183(第1電極)と、下部� �極層183の上に形成された第1の可変抵抗層184� ��、第1の可変抵抗層184の上に形成された第2� �可変抵抗層185と、第2の可変抵抗層185の上に� ��成された上部電極層175(第2電極)とを備えて� ��る。

 本変形例では、下部電極層183と第1の可変 抵抗層184とは直接接触しており、第1の可変� �抗層184と第2の可変抵抗層185とは直接接触し� ��おり、第2の可変抵抗層185と上部電極層175と は直接接触している。しかし、それぞれの間 に別の層が介在していてもよい。

 本実施形態では、下部電極層183と上部電� ��層186とは同一の電極材料で構成されうる。

 第1の可変抵抗層184および第2の可変抵抗� �185は、酸素不足型の遷移金属酸化物(好まし� ��は酸素不足型のTa酸化物)を含んでおり、第2 の可変抵抗層185の方が第1の可変抵抗層184よ� �も酸素含有率が高くなっている。かかる構� �により、下部電極側の抵抗状態が変化する� �の抵抗値の変化量は、上部電極側の抵抗状� �が変化する時の抵抗値の変化量よりも小さ� �なる。可変抵抗層の酸素含有率を制御する� �法は、第2実施形態と同様の方法を用いるこ� ��ができる。

 第1の可変抵抗層184および第2の可変抵抗層18 5は下方から上方に向けて水平断面が小さく� �るようにテーパ状に形成されている。第1の� ��変抵抗層184と下部電極層183との接触面積(例 えば1.5μm×1.5μm=2.25μm ² )は、第2の可変抵抗層185と上部電極層186との� ��触面積(例えば0.5μm×0.5μm=0.25μm ² )よりも大きくなっている。かかる構成によ� �、下部電極側の抵抗状態が変化する時の電� �の絶対値は、上部電極側の抵抗状態が変化� �る時の電圧の絶対値よりも大きくなる。可� �抵抗層をテーパ状に形成する方法は、第3実� ��形態と同様の方法を用いることができる。

 抵抗状態が変化する時の電圧と、抵抗値� ��変化量とを、下部電極側と上部電極側とで� ��いに異ならせることにより、不揮発性記憶� ��子180は図22(c)と同様の特性を有することに� �る。よって、4個の安定状態を利用して4値の 読み書きを安定して行うことができる。

 なお、本変形例において、下部電極層183� ��上部電極層186とを異なる電極材料で構成し� ��もよい。

 (第5実施形態)
 上述した第1実施形態乃至第4実施形態にか� �る不揮発性記憶素子は、種々の形態の不揮� �性半導体装置へ適用することが可能である� �第5実施形態にかかる半導体装置は、第1実施 形態にかかる不揮発性記憶素子を備える不揮 発性記憶装置であって、ワード線とビット線 との交点(立体交差点)にアクティブ層を介在� ��せた、いわゆるクロスポイント型のもので� ��る。

 [第5実施形態にかかる半導体装置の構成]
 図24は、本発明の第5実施形態にかかる不揮� ��性記憶装置の構成を示すブロック図である� ��また、図25は、図24におけるA部の構成(4セル 分の構成)を示す斜視図である。

 図24に示すように、本実施の形態にかか� �不揮発性記憶装置200は、半導体基板上に、� �モリ本体部201を備えており、このメモリ本� �部201は、メモリアレイ202と、行選択回路/ド� ��イバ203と、列選択回路/ドライバ204と、情報 の書き込みを行うための書き込み回路205と、 選択ビット線に流れる電流量を検出し、デー タ「2」、「1」または「0」と判定するセンス アンプ206と、端子DQを介して入出力データの� ��出力処理を行うデータ入出力回路207とを具� ��している。また、不揮発性記憶装置200は、� ��部から入力されるアドレス信号を受け取る� ��ドレス入力回路208と、外部から入力される� ��ントロール信号に基づいて、メモリ本体部2 01の動作を制御する制御回路209とをさらに備� ��ている。

 メモリアレイ202は、図24および図25に示す ように、半導体基板の上に、該半導体基板の 主面に平行な平面(第1の平面)内において互い に平行に形成された複数(m本:mは自然数)のワ� ��ド線WL1,WL2,WL3,…,WLm(第1電極配線:以下、「ワ ード線WL1~WLm」と表す)と、これらの複数のワ� ��ド線WL1~WLmの上方にその半導体基板の主面に 平行な平面(第2の平面)内において互いに平行 に、しかも複数のワード線WL1~WLmに立体交差� �るように形成された複数(n本:nは自然数)のビ ット線BL1,BL2,BL3,…,BLn(第2電極配線:以下、「� �ット線BL1~BLn」と表す)とを備えている。

 また、これらの複数のワード線WL1~WLmと複数 のビット線BL1~BLnとの立体交差点に対応してm� ��n列のマトリクス状に設けられた複数のメモ リセルM1 ₁₁ ,M1 ₁₂ ,M1 ₁₃ ,…,M1 _1n ,M1 ₂₁ ,M1 ₂₂ ,M1 ₂₃ ,…,M1 _2n ,M1 ₃₁ ,M1 ₃₂ ,M1 ₃₃ ,…,M1 _3n ,…,M1 _mn (以下、「メモリセルM1 ₁₁ ~M1 _mn 」と表す)が設けられている。添え字は、そ� �ぞれのメモリセルの位置を示す。すなわち� �M1 _xy と表した時、xはそのメモリセルが属する行� �番号を示し、yはそのメモリセルが属する列� ��番号を示す。

 ここで、メモリセルM1 ₁₁ ~M1 _mn は、第1実施形態にかかる不揮発性記憶素子� �相当し、タンタル酸化物を含む可変抵抗層� �有している。該不揮発性記憶素子は、対応� �るワード線とビット線との間に印加される� �圧(電極配線間電圧)に応じて、対応するワー ド線とビット線との間の抵抗値(電極配線間� �抗値)を変化させる。電極配線間電圧は第1実 施形態乃至第4実施形態の電極間電圧に相当� �る。電極配線間抵抗値は第1実施形態乃至第4 実施形態の電極間抵抗値に相当する。該不揮 発性記憶素子は、第1実施形態乃至第4実施形� ��と同様の構成であって、3つもしくは4つの� �定状態を持ち、3値もしくは4値メモリとして 機能する。なお、電極配線と可変抵抗層との 間に別個の電極が配設されるか否かは任意で ある別個の電極が配設されない場合には、電 極配線そのものが電極として機能する。ただ し、本実施形態において、これらのメモリセ ルM1 ₁₁ ~M1 _mn は、後述するように、電流抑制素子を備えて いる。

 なお、図24におけるメモリセルM1 ₁₁ ~M1 _mn は、図25において符号M1 _xy で示されている。

 アドレス入力回路208は、外部回路(図示せず )からアドレス信号を受け取り、このアドレ� �信号に基づいて行アドレス信号を行選択回� �/ドライバ203へ出力するとともに、列アドレ� ��信号を列選択回路/ドライバ204へ出力する。 ここで、アドレス信号は、複数のメモリセル M1 ₁₁ ~M1 _mn のうちの選択される特定のメモリセルのアド レスを示す信号である。また、行アドレス信 号は、アドレス信号に示されたアドレスのう ちの行のアドレスを示す信号であり、列アド レス信号は、アドレス信号に示されたアドレ スのうちの列のアドレスを示す信号である。

 制御回路209は、情報の書き込みサイクル� ��おいては、データ入出力回路207に入力され� ��入力データDinに応じて、書き込み用電圧の� ��加を指示する書き込み信号を書き込み回路2 05へ出力する。他方、情報の読み出しサイク� ��において、制御回路209は、読み出し用電圧� ��印加を指示する読み出し信号を列選択回路/ ドライバ204へ出力する。

 行選択回路/ドライバ203は、アドレス入力 回路208から出力された行アドレス信号を受け 取り、この行アドレス信号に応じて、複数の ワード線WL1~WLmのうちの何れかを選択し、そ� �選択されたワード線に対して、所定の電圧� �印加する。

 また、列選択回路/ドライバ204は、アドレ ス入力回路208から出力された列アドレス信号 を受け取り、この列アドレス信号に応じて、 複数のビット線BL1~BLnのうちの何れかを選択� �、その選択されたビット線に対して、書き� �み用電圧または読み出し用電圧を印加する� �

 書き込み回路205は、制御回路209から出力� ��れた書き込み信号を受け取った場合、行選� ��回路/ドライバ203に対して選択されたワード 線に対する電圧の印加を指示する信号を出力 するとともに、列選択回路/ドライバ204に対� �て選択されたビット線に対して書き込み用� �圧の印加を指示する信号を出力する。

 また、センスアンプ206は、情報の読み出� ��サイクルにおいて、読み出し対象となる選� ��ビット線に流れる電流量を検出し、データ� ��2」、「1」または「0」と判定する。その結� ��得られた出力データDOは、データ入出力回� �207を介して、外部回路へ出力される。

 [第5実施形態にかかる不揮発性記憶装置が� �える不揮発性記憶素子の構成]
 図26は、本発明の第5実施形態にかかる不揮� ��性記憶装置が備える不揮発性記憶素子の構� ��を示す断面図である。なお、図26では、図25 のB部における構成が示されている。

 図26に示すように、本実施の形態にかかる� �揮発性記憶装置が備える不揮発性記憶素子M1 _xy は、銅配線である下部配線212(図25におけるワ ード線WL1に相当する)と同じく上部配線211(図2 5におけるビット線BL1に相当する)との間に介� ��しており、下部電極217と、電流抑制素子216� ��、内部電極215と、可変抵抗層214と、上部電� ��213とがこの順に積層されて構成されている� ��

 ここで、内部電極215、可変抵抗層214、お� ��び上部電極213は、図2、16、18、21、23に示し� ��第1乃至4の実施形態にかかる不揮発性記憶� �子における下部電極層、可変抵抗層、およ� �上部電極層にそれぞれ相当する。したがっ� �、可変抵抗層214は、第1乃至4の実施形態と同 様な方法で形成されうる。

 電流抑制素子216は、TaNである内部電極215� ��介して、可変抵抗層214と直列接続されてお� ��、電流抑制素子216と可変抵抗層214とは電気� ��に接続されている。この電流抑制素子216は� ��MIM(Metal-Insulator-Metal;金属-絶縁体-金属の意味 )ダイオード又はMSM(Metal-Semiconductor-Metal;金属-� ��導体-金属の意味)ダイオードに代表される� �子であり、電圧に対して非線形な電流特性� �示すものである。また、この電流抑制素子21 6は、電圧に対して双方向性の電流特性を有� �ており、所定の閾値電圧Vf(一方の電極を基� �にして例えば+1V以上または-1V以下)で導通す� ��ように構成されている。

 なお、タンタルおよびその酸化物は、半� ��体プロセスに一般的に用いられている材料� ��あり、非常に親和性が高いといえる。その� ��め、既存の半導体製造プロセスに容易に組� ��入れることが可能である。

 [第5実施形態にかかる不揮発性記憶装置が� �える不揮発性記憶素子の変形例の構成]
 本実施の形態にかかる不揮発性記憶装置が� ��える不揮発性記憶素子の構成は、図26に示� �たものに限られるわけではなく、以下に示� �ような構成であってもよい。

 図27(a)から(d)は、本発明の第5実施形態に� ��かる不揮発性記憶装置が備える不揮発性記� ��素子の変形例の構成を示す断面図である。

 図27(a)には、図26に示す構成と異なり、下 部電極を備えていない構成が示されている。 他方、図示はしないが、上部電極を備えてい ない構成も考えられる。

 図27(b)には、図26に示す構成と異なり、内 部電極および電流抑制素子を備えていない構 成が示されており、図27(c)には、さらに上部� ��極および下部電極を備えていない構成が示� ��れている。

 また、図27(d)には、図26に示す構成と異な り、内部電極を備えず、その代わりにオーミ ック抵抗層218を備える構成が示されいる。

 なお、以上に示した変形例において、上� ��電極を備えていない場合は上部配線211が不� ��発性記憶素子の上部電極として機能し、ま� ��、下部電極を備えていない場合は下部配線2 12が不揮発性記憶素子の下部電極として機能� ��ることになる。

 ここで、可変抵抗層214の上下を構成する� ��層が図2、16、18、21、23に示した第1乃至4の� �施形態にかかる不揮発性記憶素子における� �部電極層、可変抵抗層、および上部電極層� �それぞれ相当する。例えば図27(c)では、上部 配線211と下部配線212が不揮発性記憶素子の上 部電極層と下部電極層に相当する。また、図 27(d)ではオーミック抵抗層218が不揮発性記憶� ��子の下部電極層に相当する。

 また、メモリセルの数が比較的少ない場� ��、選択されないメモリセルへの回り込み電� ��が少なくなる。このような場合、上述した� ��うな電流抑制素子を備えない構成とするこ� ��が考えられる。

 以上のように、本実施の形態にかかる不� ��発性記憶装置が備える不揮発性記憶素子に� ��いては、種々の構成が考えられる。

 [多層化構造の不揮発性記憶装置の構成例]
 図24および図25に示した本実施の形態にかか る不揮発性記憶装置におけるメモリアレイを 、3次元に積み重ねることによって、多層化� �造の不揮発性記憶装置を実現することがで� �る。

 図28は、本発明の多層化構造の不揮発性記� �装置が備えるメモリアレイの構成を示す斜� �図である。図28に示すように、この不揮発性 記憶装置は、図示しない半導体基板の上に互 いに平行に形成された複数の下部配線212と、 これらの複数の下部配線212の上方にその半導 体基板の主面に平行な面内において互いに平 行に、しかも複数の下部配線212に立体交差す るように形成された複数の上部配線211と、こ れらの複数の下部配線212と複数の上部配線211 との立体交差点に対応してマトリクス状に設 けられた複数のメモリセルM1 _xy とを備えるメモリアレイが、複数積層されて なる多層化メモリアレイを備えている。

 なお、図28に示す例では、配線層が5層で� ��り、その立体交差点に配される不揮発性記� ��素子が4層の構成となっているが、必要に応 じてこれらの層数を増減してもよいことは勿 論である。

 このように構成された多層化メモリアレ� ��を設けることによって、超大容量不揮発性� ��モリを実現することが可能となる。

 なお、本発明における可変抵抗層は低温� ��成膜することが可能である。したがって、� ��実施の形態で示すような配線工程での積層� ��を行う場合であっても、下層工程で形成さ� ��たトランジスタおよびシリサイドなどの配� ��材料に影響を与えることがないため、多層� ��メモリアレイを容易に実現することができ� ��。すなわち、本発明のタンタル酸化物を含� ��可変抵抗層を用いることによって、多層化� ��造の不揮発性記憶装置を容易に実現するこ� ��が可能となる。

 本実施の形態においては、半導体基板上� ��集積したクロスポイント構造のみについて� ��明している。しかしながら、このような半� ��体基板上ではなく、プラスチック基板など� ��より安価な基板上にクロスポイント構造を� ��成し、バンプ等の組み立て工法で積層化し� ��メモリ装置に適用するようにしてもよい。

 (第6実施形態)
 第6実施形態にかかる不揮発性記憶装置は、 第1乃至第4実施形態にかかる不揮発性記憶素� ��を備える不揮発性記憶装置であって、1トラ ンジスタ/1不揮発性記憶部のものである。

 [第6実施形態にかかる不揮発性記憶装置の� �成]
 図29は、本発明の第6実施形態にかかる不揮� ��性記憶装置の構成を示すブロック図である� ��また、図30は、図29におけるC部の構成(2セル 分の構成)を示す断面図である。

 図29に示すように、本実施の形態にかか� �不揮発性記憶装置300は、半導体基板上に、� �モリ本体部301を備えており、このメモリ本� �部301は、メモリアレイ302と、行選択回路/ド� ��イバ303と、列選択回路304と、情報の書き込� ��を行うための書き込み回路305と、選択ビッ� ��線に流れる電流量を検出し、データ「2」、 「1」または「0」と判定するセンスアンプ306� ��、端子DQを介して入出力データの入出力処� �を行うデータ入出力回路307とを具備してい� �。また、不揮発性記憶装置300は、セルプレ� �ト電源(VCP電源)308と、外部から入力されるア ドレス信号を受け取るアドレス入力回路309と 、外部から入力されるコントロール信号に基 づいて、メモリ本体部301の動作を制御する制 御回路310とをさらに備えている。

 メモリアレイ302は、半導体基板の上に、該� ��導体基板の主面に平行な平面(第1の平面)内� ��おいて互いに平行に形成された複数(m本:mは 自然数)のワード線WL1,WL2,WL3,…,WLm(第1電極配� �:以下、「ワード線WL1~WLm」と表す)と、これ� �の複数のワード線WL1~WLmの上方にその半導体� ��板の主面に平行な平面(第2の平面)内におい� ��互いに平行に、しかも複数のワード線WL1~WLm に立体交差するように形成された複数(n本:n� �自然数)のビット線BL1,BL2,BL3,…,BLn(第2電極配� ��:以下、「ビット線BL1~BLn」と表す)と、これ� ��のワード線WL1~WLmおよびビット線BL1~BLnの交� �(m行n列のマトリクス)に対応してそれぞれ設� ��られた複数のトランジスタT ₁₁ ,T ₁₂ ,T ₁₃ ,…,T _1n ,T ₂₁ ,T ₂₂ ,T ₂₃ ,…,T _2n ,T ₃₁ ,T ₃₂ ,T ₃₃ ,…,T _3n ,…,T _mn (以下、「トランジスタT ₁₁ ~T _mn 」と表す)と、トランジスタT ₁₁ ~T _mn と1対1に設けられた複数のメモリセルM2 ₁₁ 、M2 ₁₂ ,M2 ₁₃ ,…,M2 _1n ,M2 ₂₁ ,M2 ₂₂ ,M2 ₂₃ ,…,M2 _2n ,M2 ₃₁ ,M2 ₃₂ ,M2 ₃₃ ,…,M2 _3n ,…,M2 _mn (以下、「メモリセルM2 ₁₁ ~M2 _mn 」と表す)とを備えている。添え字は、それ� �れのとトランジスタやメモリセルの位置を� �す。すなわち、T _xy やM2 _xy と表した時、xはそのメモリセルが属する行� �番号を示し、yはそのメモリセルが属する列� ��番号を示す。

 また、メモリアレイ302は、ワード線WL1~WLm に平行して配列されている複数(m本)のプレー ト線PL1,PL2,PL3,…,PLm(以下、「PL1~PLm」と表す)� �備えている。

 図30に示すように、ワード線WL1,WL2の上方� ��ビット線BL1が配され、そのワード線WL1,WL2と ビット線BL1との間に、プレート線PL1,PL2が配� �れている。

 ここで、メモリセルM2 ₁₁ ~M2 _mn は、第1実施形態にかかる不揮発性記憶素子� �相当し、タンタル酸化物を含む可変抵抗層� �有している。より具体的には、図30における 不揮発性記憶素子M2 _xy が、図29におけるメモリセルM2 ₁₁ ~M2 _mn に相当し、この不揮発性記憶素子M2 _xy は、上部電極314、タンタル酸化物を含む可変 抵抗層315、および下部電極316から構成されて いる。

 なお、図30における317はプラグ層を、318� �金属配線層を、319はソース/ドレイン領域を� ��れぞれ示している。

 図29に示すように、トランジスタT ₁₁ ,T ₂₁ ,T ₃₁ ,…,T _m1 のドレインはビット線BL1に、トランジスタT ₁₂ ,T ₂₂ ,T ₃₂ ,…,T _m2 のドレインはビット線BL2に、トランジスタT ₁₃ ,T ₂₃ ,T ₃₃ ,…,T _m3 のドレインはビット線BL3に、それぞれ接続さ れている。

 また、トランジスタT ₁₁ ,T ₁₂ ,T ₁₃ ,…,T _1n のゲートはワード線WL1に、トランジスタT ₂₁ ,T ₂₂ ,T ₂₃ ,…,T _2n のゲートはワード線WL2に、トランジスタT ₃₁ ,T ₃₂ ,T ₃₃ ,…,T _3n のゲートはワード線WL3に、それぞれ接続され ている。

 さらに、トランジスタT ₁₁ ~T _mn のソースはそれぞれ、メモリセルM2 ₁₁ ~M2 _mn と接続されている。

 また、メモリセルM2 ₁₁ ,M2 ₁₂ ,M2 ₁₃ ,…,M2 _1n はプレート線PL1に、メモリセルM2 ₂₁ ,M2 ₂₂ ,M2 ₂₃ ,…,M2 _2n はプレート線PL2に、メモリセルM2 ₃₁ ,M2 ₃₂ ,M2 ₃₃ ,…,M2 _3n はプレート線PL3に、それぞれ接続されている 。

 アドレス入力回路309は、外部回路(図示せず )からアドレス信号を受け取り、このアドレ� �信号に基づいて行アドレス信号を行選択回� �/ドライバ303へ出力するとともに、列アドレ� ��信号を列選択回路304へ出力する。ここで、� ��ドレス信号は、複数のメモリセルM2 ₁₁ ~M2 _mn のうちの選択される特定のメモリセルのアド レスを示す信号である。また、行アドレス信 号は、アドレス信号に示されたアドレスのう ちの行のアドレスを示す信号であり、列アド レス信号は、アドレス信号に示されたアドレ スのうちの列のアドレスを示す信号である。

 制御回路310は、情報の書き込みサイクル� ��おいては、データ入出力回路307に入力され� ��入力データDinに応じて、書き込み用電圧の� ��加を指示する書き込み信号を書き込み回路3 05へ出力する。他方、情報の読み出しサイク� ��において、制御回路310は、読み出し用電圧� ��印加を指示する読み出し信号を列選択回路3 04へ出力する。

 行選択回路/ドライバ303は、アドレス入力 回路309から出力された行アドレス信号を受け 取り、この行アドレス信号に応じて、複数の ワード線WL1~WLmのうちの何れかを選択し、そ� �選択されたワード線に対して、所定の電圧� �印加する。

 また、列選択回路304は、アドレス入力回� ��309から出力された列アドレス信号を受け取� ��、この列アドレス信号に応じて、複数のビ� ��ト線BL1~BLnのうちの何れかを選択し、その選 択されたビット線に対して、書き込み用電圧 または読み出し用電圧を印加する。

 書き込み回路305は、制御回路310から出力� ��れた書き込み信号を受け取った場合、列選� ��回路304に対して選択されたビット線に対し� ��書き込み用電圧の印加を指示する信号を出� ��する。

 また、センスアンプ306は、情報の読み出� ��サイクルにおいて、読み出し対象となる選� ��ビット線に流れる電流量を検出し、データ� ��2」、「1」または「0」と判定する。その結� ��得られた出力データDOは、データ入出力回� �307を介して、外部回路へ出力される。

 なお、1トランジスタ/1不揮発性記憶部の� ��成である第6実施形態の場合、第5実施形態� �クロスポイント型の構成と比べて記憶容量� �小さくなる。しかしながら、ダイオードの� �うな電流抑制素子が不要であるため、CMOSプ� ��セスに容易に組み合わせることができ、ま� ��、動作の制御も容易であるという利点があ� ��。

 また、第5実施形態の場合と同様に、本発 明における可変抵抗層は低温で成膜すること が可能であることから、本実施の形態で示す ような配線工程での積層化を行う場合であっ ても、下層工程で形成されたトランジスタお よびシリサイドなどの配線材料に影響を与え ることがないという利点がある。

 さらに、第5実施形態の場合と同様に、タ ンタルおよびその酸化物の成膜は、既存の半 導体製造プロセスに容易に組み入れることが 可能であるため、本実施の形態にかかる不揮 発性記憶装置を容易に製造することができる 。

 (第7実施形態)
 第7実施形態にかかる不揮発性半導体装置は 、プログラム機能を有する第1乃至第4実施形� ��にかかる不揮発性記憶素子を備える不揮発� ��半導体装置であって、所定の演算を実行す� ��論理回路を備えるものである。

 [不揮発性半導体装置の構成]
 図31は、本発明の第7実施形態にかかる不揮� ��性半導体装置の構成を示すブロック図であ� ��。

 図31に示すように、本実施の形態にかか� �不揮発性半導体装置400は、半導体基板401上� �、CPU402と、外部回路との間でデータの入出� �処理を行う入出力回路403と、所定の演算を� �行する論理回路404と、アナログ信号を処理� �るアナログ回路405と、自己診断を行うため� �BIST(Built In Self Test)回路406と、SRAM407と、こ� ��らBIST回路406およびSRAM407と接続され、特定� �アドレス情報を格納するための救済アドレ� �格納レジスタ408とを備えている。

 図32は、本発明の第7実施形態にかかる不� ��発性半導体装置が備える救済アドレス格納� ��ジスタの構成を示すブロック図である。ま� ��、図33は、同じく救済アドレス格納レジス� �の構成を示す断面図である。

 図32および図33に示すように、救済アドレ ス格納レジスタ408は、第1実施形態にかかる� �揮発性記憶素子に相当する不揮発性記憶素� �409と、その不揮発性記憶素子409に対して特� �のアドレス情報を書き込むための書き込み� �路410と、不揮発性記憶素子409に書き込まれ� �いるアドレス情報を読み出すための読み出� �回路411と、ラッチ回路412とを備えている。

 不揮発性記憶素子409は、書込み回路側410� ��の切替え部と読出し回路411側への切替え部� ��接続されており、可変抵抗層421を、上部電� ��422と下部電極423とで挟むようにして構成さ� ��ている。ここで、この不揮発性記憶素子409� ��、第1実施形態にかかる不揮発性記憶素子に 相当する。

 なお、図33において、424はプラグ層を、42 5は金属配線層を、426はソース/ドレイン層を� ��れぞれ示している。

 本実施の形態では、2層配線で、第1配線� �第2配線との間に不揮発性記憶素子を設ける� ��成を示しているが、例えば、3層以上の多層 配線とした上で、任意の配線間へ不揮発性記 憶素子を配置したり、または、必要に応じて 複数の配線間に配置したりするようにしても よい。

 [不揮発性半導体装置の動作例]
 次に、上述したように構成される本実施の� ��態にかかる不揮発性半導体装置の動作例に� ��いて説明する。

 以下、救済アドレス格納レジスタ408に対� ��てアドレス情報の書き込みを行う場合につ� ��て説明する。BIST回路406は、診断指示信号TST を受け取った場合、SRAM407のメモリブロック� �検査を実行する。

 なお、このメモリブロックの検査は、LSI� ��製造過程における検査の際、およびLSIが実� ��のシステムに搭載された場合における各種� ��診断実行の際などに行われる。

 メモリブロックの検査の結果、不良セル� ��検出された場合、BIST回路406は、書き込みデ ータ指示信号WDを救済アドレス格納レジスタ4 08へ出力する。この書き込みデータ指示信号W Dを受け取った救済アドレス格納レジスタ408� �、対応する不良セルのアドレス情報を救済� �ドレス格納レジスタに格納する。

 このアドレス情報の格納は、そのアドレ� ��情報に応じて、該当するレジスタが備える� ��変抵抗層の抵抗状態を高抵抗化または低抵� ��化することによって行われる。可変抵抗層� ��高抵抗化または低抵抗化は、第1実施形態の 場合と同様にして実現される。

 このようにして、救済アドレス格納レジ� ��タ408に対するアドレス情報の書き込みが行� ��れる。そして、SRAM407がアクセスされる場合 、それと同時に救済アドレス格納レジスタ408 に書き込まれているアドレス情報が読み出さ れる。このアドレス情報の読み出しは、第1� �施形態の場合と同様、可変抵抗層の抵抗状� �に応じた出力電流値を検出することにより� �われる。

 このようにして救済アドレス格納レジス� ��408から読み出されたアドレス情報と、アク� ��ス先のアドレス情報とが一致する場合、SRAM 407内に設けられている予備の冗長メモリセル にアクセスし、情報の読み取りまたは書き込 みが行われる。

 以上のようにして自己診断を行うことに� ��って、製造工程の検査において外部の高価� ��LSIテスタを用いる必要がなくなる。また、a t Speedテストが可能になるという利点もある� ��さらには、検査をする際のみではなく、経� ��変化した場合にも不良セルの救済が可能と� ��るため、長期間に亘って高品質を保つこと� ��きるという利点もある。

 本実施の形態にかかる不揮発性半導体装� ��は、製造工程における1回のみの情報の書き 込む場合と、製品出荷後に繰り返し情報を書 き換える場合との何れにも対応することがで きる。

 [不揮発性半導体装置の製造方法]
 次に、上述したように構成される本実施の� ��態にかかる不揮発性半導体装置の製造方法� ��ついて説明する。

 図34は、本発明の第7実施形態にかかる不� ��発性半導体装置の製造プロセスの主要な流� ��を示すフローチャートである。

 まず、半導体基板上にトランジスタを形� ��する(S101)。次に、第1ビアを形成し(S102)、そ の上に第1配線を形成する(S103)。

 そして、S103で形成された第1配線の上に� �可変抵抗層を形成する(S104)。この可変抵抗� �の形成は、第1実施形態において説明したと� ��りに行われる。

 次に、可変抵抗層の上に第2ビアを形成し (S105)、さらに、第2配線を形成する(S106)。

 以上に示すように、本実施の形態の不揮� ��性半導体装置の製造方法は、COMSプロセスの 製造工程に、電極および可変抵抗層を形成す る工程が追加されたものである。したがって 、既存のCMOSプロセスを利用して容易に製造� �ることが可能となる。また、追加の工程も� �なく、しかも可変抵抗層の膜厚は比較的薄� �ため、プロセスの短縮化を図ることができ� �。

 また、第5実施形態の場合と同様に、本発 明における可変抵抗層は低温で成膜すること が可能であることから、本実施の形態で示す ような配線工程での積層化を行う場合であっ ても、下層工程で形成されたトランジスタお よびシリサイドなどの配線材料に影響を与え ることがないという利点がある。

 なお、電極部は1μm角以下で形成すること ができ、且つその他の回路もCMOSプロセスで� �成することが可能であるため、小型の不揮� �性スイッチ回路を容易に実現することがで� �る。

 本実施の形態のように、第1実施形態にお けるタンタル酸化物を含む可変抵抗層を備え た不揮発性記憶素子を用いるのではなく、公 知のフラッシュメモリの不揮発性記憶素子を 用いたり、または、公知のFeRAMメモリの不揮� ��性記憶素子を用いたりすることによって、� ��揮発性半導体装置を実現することも考えら� ��る。しかしながら、これらの場合、特別の� ��用プロセス工程および材料が必要となり、C OMSプロセスとの親和性に劣るという欠点があ る。そのため、コスト面で問題があり、しか も製造工数が著しく増加するなど、現実性に 乏しいといえる。さらに、情報の書き込みお よび読み出しが複雑であり、プログラム素子 として扱うのが困難であるという問題がある 。

 また、CMOSプロセスと親和性が高い構成と しては、CMOS不揮発性メモリセルと称される� �COMSプロセスでゲート配線をフローティング� ��して等価的にフラッシュメモリセルと同様� ��動作を実現するものがある。しかし、この� ��成によると、素子部の面積が大きくなり、� ��かも動作の制御が複雑になるなどの問題が� ��じる。

 また、シリサイド溶断型などの電気フュ� ��ズ素子で構成する場合もCMOSプロセスと親和 性が高いと言えるが、この場合、情報の書き 換えが不可能である、また、素子部の面積が 大きくなるなどの問題が生じる。

 さらに、公知のレーザーで配線をトリミ� ��グすることも考えられるが、この場合では� ��製造工程のみに限定される、レーザートリ� ��ー装置の機械的精度に律速されることにな� ��ため、微細化することができない、または� ��最上層に配置しなければならないというレ� ��アウトの制約があるなどの問題が生じる。

 なお、本実施の形態では、第1実施形態に おける不揮発性記憶素子をSRAMの救済アドレ� �格納レジスタとして用いたが、それ以外に� �、次のような適用例が考えられる。すなわ� �、例えば、DRAM、ROM、または第5および第6実� �形態にかかる不揮発性記憶装置の不良セル� �対する救済アドレス格納レジスタとして、� �1実施形態における不揮発性記憶素子を用い� ��ことが可能である。

 また、不良ロジック回路若しくは予備ロ� ��ック回路の切り替え用不揮発性スイッチに� ��用することもできる。その他にも、アナロ� ��回路の電圧調整およびタイミング調整用の� ��ジスタとして、製品完成後のROMの修正用の� ��ジスタとして、リコンフィギュアラブルロ� ��ックおよびFPGA用の不揮発性スイッチ素子と して、さらには、不揮発性レジスタとして用 いることも可能である。

 (その他実施形態)
 第7実施形態にかかる不揮発性半導体装置が 、第5実施形態にかかる不揮発性記憶装置を� �えるような構成、すなわち、第5実施形態に� ��かるクロスポイント型の不揮発性記憶装置� ��第7実施形態にかかるCPUなどを有するLSIとを 一つの半導体基板上に集積するような構成を 実現することができる。

 この場合、第5実施形態にかかるクロスポ イント型の不揮発性記憶装置および第7実施� �態にかかるCPUなどを有するLSIをそれぞれ別� �半導体基板上に形成しておき、その後に一� �のパッケージ内にモールドするような構成� �あってもよい。

 また、第7実施形態にかかる不揮発性半導 体装置が、第6実施形態にかかる不揮発性記� �装置を備えるような構成、すなわち、第6実� ��形態にかかる1トランジスタ/1不揮発性記憶� ��構成の不揮発性記憶装置と第7実施形態にか かるCPUなどを有するLSIとを一つの半導体基板 上に集積するような構成を実現することもで きる。

 この場合も、第6実施形態にかかる1トラ� �ジスタ/1不揮発性記憶部構成の不揮発性記憶 装置および第7実施形態にかかるCPUなどを有� �るLSIをそれぞれ別の半導体基板上に形成し� �おき、その後に一つのパッケージ内にモー� �ドするような構成であってもよい。

 第5実施形態乃至第7実施形態において利� �する不揮発性記憶素子は、第1実施形態のも� ��に限られず、第2乃至第4実施形態のもので� �ってもよい。

 本発明の不揮発性記憶素子は、必ずしも� ��1実施形態乃至第4実施形態の構成に限られ� �、他の構成であってもよい。(1)下部電極側� �上部電極側とで電極材料を異ならせること� �(2)下部電極側と上部電極側とで電極と可変� �抗層の接触面積を異ならせること、(3)下部� �極側と上部電極側とで可変抵抗層の酸素含� �量を異ならせること、をどのように組合せ� �用いてもよい。あるいは他の要素を利用し� �上下非対称の構造を実現してもよい。例え� �、下部電極側と上部電極側とで可変抵抗層� �材料を変えてもよいし、下部電極側と上部� �極側とで電極の形状を変えてもよい。下部� �極側と上部電極側とで抵抗状態が変化する� �きの電圧の絶対値あるいは抵抗値の変化量� �異なるようにするものであれば、どのよう� �方法で下部電極方と上部電極側とを非対称� �してもよい。