以下、発明の実施の形態を通じて本発明� ��説明するが、以下の実施形態は請求の範囲� ��かかる発明を限定するものではなく、また� ��施形態の中で説明されている特徴の組み合� ��せの全てが発明の解決手段に必須であると� ��限らない。

 図1は、本実施形態に係る試験装置10の構� ��を被試験デバイス100とともに示す。試験装� ��10は、被試験デバイス100を試験する。

 試験装置10は、基準信号発生部12と、パタ ーン発生部14と、試験信号出力部16と、比較� �18と、判定部20とを備える。基準信号発生部1 2は、試験サイクルに応じた周期の基準信号� �発生する。

 パターン発生部14は、被試験デバイス100� �対して出力する試験信号のパターンを指定� �る試験パターンを発生する。さらに、パタ� �ン発生部14は、試験信号に応じて被試験デバ イス100から出力されるべき出力信号の期待値 を発生する。

 試験信号出力部16は、試験パターンおよ� �基準信号に応じて試験信号を生成し、生成� �た試験信号を被試験デバイス100に出力する� �比較部18は、試験信号に応じて被試験デバイ ス100から出力された出力信号を入力し、入力 した出力信号を期待値と比較する。判定部20� ��、比較部18による比較結果に基づき、出力� �号が期待値と一致しているか否かを判定す� �。そして、判定部20は、判定結果を出力する 。

 図2は、本実施形態に係る振幅位相変調信 号の一例を示す。被試験デバイス100は、伝送 データに応じて複数レベル及び複数位相から 選択されたレベルおよび変化点の位相を有す る振幅位相変調信号を、出力信号として出力 する。

 被試験デバイス100は、一例として、所定� ��期に同期したパルス信号であって、パルス� ��ベルおよびパルスエッジの位相が伝送デー� ��に応じて変化する振幅位相変調信号を出力� ��てよい。すなわち、被試験デバイス100は、� ��例として、各周期において、パルスレベル� ��、予め定められた複数のレベルのうち伝送� ��ータに応じて選択されたレベルとした振幅� ��相変調信号を出力してよい。さらに、被試� ��デバイス100は、一例として、各周期におい� ��、パルス前縁の変化点(リーディングエッジ )およびパルス後縁の変化点(トレーディング� ��ッジ)のうちの少なくとも一方の変化点の位 相を、当該周期中における予め定められた複 数の位相のうち伝送データに応じて選択され た位相とした振幅位相変調信号を出力してよ い。

 被試験デバイス100は、一例として、各周期� ��おいて、パルスのレベルとしてn ₁ 個(n ₁ は2以上の整数)のレベル(V ₁ 、V ₂ 、V ₃ 、…、V _n1 )を取り得ることができる振幅位相変調信号� �出力してよい。また、被試験デバイス100は� �一例として、各周期において、パルスのリ� �ディングエッジの位相として、n ₂ 個(n ₂ は2以上の整数)の位相(F _L1 、F _L2 、F _L3 、…、F _Ln2 )を取り得ることができる振幅位相変調信号� �出力してよい。また、被試験デバイス100は� �一例として、各周期において、パルスのト� �ーディングエッジの位相として、n ₃ 個(n ₃ は2以上の整数)の位相(F _T1 、F _T2 、F _T3 、…、F _Tn3 )を取り得ることができる振幅位相変調信号� �出力してよい。

 以上のような振幅位相変調信号によれば、� ��定周期毎に多値のデータを伝送することが� ��きる。例えば、n ₁ 個のレベル、n ₂ 個のリーディングエッジの位相、n ₃ 個のトレーディングエッジの位相を取り得る 振幅位相変調信号によれば、1周期中に(n ₁ ×n ₂ ×n ₃ )値のデータを伝送することができる。

 図3は、期待される出力信号のリーディン グエッジ波形の一例、および、出力信号(リ� �ディングエッジ)と期待値とを比較するため� ��比較タイミングおよび比較レベルの一例を� ��す。パターン発生部14は、出力信号(振幅位� ��変調信号)の期待値を発生する。より詳しく は、パターン発生部14は、試験信号に応じて� ��試験デバイス100から出力されるべき出力信� ��のレベルの期待値である期待レベルおよび� ��力信号の変化点の位相の期待値である期待� ��相を発生する。パターン発生部14は、一例� �して、所定周期毎に発生される各パルスに� �いての、期待レベル、リーディングエッジ� �期待位相およびトレーディングエッジの期� �位相を発生する。

 比較部18は、パターン発生部14から発生さ れた期待値と、被試験デバイス100から試験信 号に応じて出力された出力信号とを、周期毎 に比較する。より詳しくは、比較部18は、図3 に示すように出力信号のリーディングエッジ の位相にデータが変調されている場合、各周 期において、期待位相より前において期待レ ベルより小さい第1比較レベルと出力信号と� �比較し、期待位相より後において期待レベ� �より大きい第2比較レベルおよび期待レベル� ��り小さい第3比較レベルと出力信号とを比較 する。

 ここで、比較部18は、期待位相より前に� �いて第1比較レベルと出力信号とを比較する� ��で、出力信号が期待位相より前において期� ��レベルより小さいことを検出することがで� ��る。さらに、比較部18は、期待位相より後� �おいて第3比較レベルと出力信号とを比較す� ��ので、出力信号が期待位相より後において� ��待レベル以上であることを検出することが� ��きる。従って、比較部18は、出力信号のリ� �ディングエッジの位相が、第1比較レベルの� ��較タイミング以後且つ第3比較レベルの比較 タイミング以前の位相である期待位相に略一 致していることを検出することができる。

 また、比較部18は、期待位相より後にお� �て第2比較レベルと出力信号とを比較すると� ��もに、期待位相より後において第3比較レベ ルと出力信号とを比較するので、出力信号の レベルが、第2比較レベル以下且つ第3比較レ� ��ル以上のレベルである期待レベルに略一致� ��ていることを検出することができる。そし� ��、判定部20は、比較部18による比較結果に基 づき、出力信号が期待値(期待レベルおよび� �待位相)と一致しているか否かを判定する。� ��り詳しくは、判定部20は、各周期において� �比較部18による比較結果に基づき、出力信号 のリーディングエッジが、期待位相より前に おいて第1比較レベル以下であり、期待位相� �り後において第2比較レベル以下且つ第3比較 レベル以上であることを条件として、当該出 力信号が期待値と一致していると判定する。

 なお、第1比較レベルおよび第3比較レベ� �は、期待レベルより小さく、且つ、出力信� �が取り得る複数のレベルのうちの期待レベ� �より1つ下のレベルより、大きいことが好ま� ��い。また、第1比較レベルの比較タイミング は、リーディングエッジの期待位相より前、 且つ、リーディングエッジが取り得る複数の 位相のうちの期待位相の直前の位相より、後 であることが好ましい。比較部18は、一例と� ��て、期待位相より後において、第1比較レベ ルと略同一である第3比較レベルと、出力信� �とを比較してよい。これにより、比較部18は 、比較回路を共通化することができる。

 また、第2比較レベルは、期待レベルより 大きく、且つ、出力信号が取り得る複数のレ ベルのうちの期待レベルより1つ上のレベル� �り、小さいことが好ましい。また、第2比較� ��ベルおよび第3比較レベルの比較タイミング は、リーディングエッジの期待位相より後、 且つ、リーディングエッジが取り得る複数の 位相のうちの期待位相の直後の位相より、前 であることが好ましい。比較部18は、一例と� ��て、期待位相より後の略同一タイミングに� ��いて、第2比較レベルおよび第3比較レベル� �出力信号とを比較してよい。これにより、� �較部18は、比較タイミング回路を共通化する ことができる。

 なお、本実施形態において、第1レベルが 第2レベル以上(またはより大きい)と表した場 合、基準レベル(例えばグランド)と第1レベル との差の絶対値が、基準レベルと第2レベル� �の差の絶対値以上(またはより大きい)である ことを意味する。従って、出力信号が比較レ ベル以上であると表した場合、基準レベルと 出力信号との差の絶対値が、基準レベルと比 較レベルとの差の絶対値以上であることを意 味する。同様に、第1レベルが第2レベル以下( またはより小さい)と表した場合、基準レベ� �と第1レベルとの差の絶対値が、基準レベル� ��第2レベルとの差の絶対値以下(またはより� �さい)であることを意味する。

 図4は、期待される出力信号のトレーディ ングエッジ波形の一例、および、出力信号(� �レーディングエッジ)と期待値とを比較する� ��めの比較タイミングおよび比較レベルの一� ��を示す。図4に示すように出力信号のトレー ディングエッジの位相にデータが変調されて いる場合、比較部18は、各周期において、期� ��位相より後において期待レベルより小さい� ��4比較レベルと出力信号とを比較し、期待位 相より前において期待レベルより大きい第5� �較レベルおよび期待レベルより小さい第6比� ��レベルと出力信号とを比較する。

 ここで、比較部18は、期待位相より後に� �いて第4比較レベルと出力信号とを比較する� ��で、出力信号が期待位相より後において期� ��レベルより小さいことを検出することがで� ��る。さらに、比較部18は、期待位相より前� �おいて第6比較レベルと出力信号とを比較す� ��ので、出力信号が期待位相より前において� ��待レベル以上であることを検出することが� ��きる。従って、比較部18は、出力信号のト� �ーディングエッジの位相が、第6比較レベル� ��比較タイミング以前且つ第4比較レベルの比 較タイミング以後の位相である期待位相に略 一致していることを検出することができる。

 また、比較部18は、期待位相より前にお� �て第5比較レベルと出力信号とを比較すると� ��もに、期待位相より前において第6比較レベ ルと出力信号とを比較するので、出力信号の レベルが、第5比較レベル以下且つ第6比較レ� ��ル以上のレベルである期待レベルに略一致� ��ていることを検出することができる。そし� ��、判定部20は、各周期において、比較部18に よる比較結果に基づき、出力信号のトレーデ ィングエッジが、期待位相より後において第 4比較レベル以下であり、期待位相より前に� �いて第5比較レベル以下且つ第6比較レベル以 上であることを条件として、当該出力信号が 期待値と一致していると判定する。

 なお、比較部18は、リーディングエッジ� �おいて出力信号と第2比較レベルと比較する� ��合、トレーディングエッジにおいて第5比較 レベルと出力信号とを比較しなくてもよい。 また、比較部18は、トレーディングエッジに� ��いて第5比較レベルと出力信号とを比較する 場合、リーディングエッジにおいて出力信号 と第2比較レベルと比較しなくてもよい。

 また、第4比較レベルおよび第6比較レベ� �は、期待レベルより小さく、且つ、出力信� �が取り得る複数のレベルのうちの期待レベ� �より1つ下のレベルより、大きいことが好ま� ��い。また、第4比較レベルの比較タイミング は、トレーディングエッジの期待位相より後 、且つ、トレーディングエッジが取り得る複 数の位相のうちの期待位相の直後の位相より 、前であることが好ましい。比較部18は、一� ��として、期待位相より前において、第4比較 レベルと略同一である第6比較レベルと、出� �信号とを比較してよい。これにより、比較� �18は、比較回路を共通化することができる。

 また、第5比較レベルは、期待レベルより 大きく、且つ、出力信号が取り得る複数のレ ベルのうちの期待レベルより1つ上のレベル� �り、小さいことが好ましい。また、第5比較� ��ベルおよび第6比較レベルの比較タイミング は、トレーディングエッジの期待位相より前 、且つ、トレーディングエッジが取り得る複 数の位相のうちの期待位相の直前の位相より 、後であることが好ましい。比較部18は、一� ��として、期待位相より前の略同一タイミン� ��において、第5比較レベルおよび第6比較レ� �ルと出力信号とを比較してよい。これによ� �、比較部18は、比較タイミング回路を共通化 することができる。

 以上のような構成の試験装置10によれば� �振幅位相変調信号を出力する被試験デバイ� �100を精度良く試験することができる。試験� �置10によれば、一例として、パルスのレベル 、パルスのリーディングエッジの位相、およ び、パルスのトレーディングエッジの位相が 所定周期毎に変化する振幅位相変調信号を出 力する被試験デバイス100を、試験することが できる。

 図5は、振幅位相変調信号が取り得るレベ ルおよび変化点の位相のそれぞれの組み合わ せ毎に対応する、比較レベルおよび比較タイ ミングの一例を示す。比較部18は、一例とし� ��、出力信号が取り得るレベルおよび変化点( リーディングエッジおよびトレーディングエ ッジ)の位相のそれぞれの組み合わせ毎に、� �1~第3比較レベル(第4~第6比較レベル)および比 較タイミングが予め設定されていてよい。

 比較部18は、一例として、変化点の位相� �同一であって異なるレベルに対応する複数� �第1比較レベル(または第4比較レベル)の比較� ��イミングが、略同一の位相に設定されてい� ��よい。比較部18は、一例として、変化点の� �相が同一であって異なるレベルに対応する� �数の第2比較レベル(または第5比較レベル)の� ��較タイミングが、略同一の位相に設定され� ��いてよい。比較部18は、一例として、変化� �の位相が同一であって異なるレベルに対応� �る複数の第3比較レベル(または第6比較レベ� �)の比較タイミングが、略同一の位相に設定� ��れていてよい。

 また、比較部18は、一例として、レベル� �同一であって異なる位相に対応する複数の� �1比較レベル(または第4比較レベル)が、略同� ��のレベルに設定されていてよい。比較部18� �、一例として、レベルが同一であって異な� �位相に対応する複数の第2比較レベル(または 第5比較レベル)が、略同一のレベルに設定さ� ��ていてよい。比較部18は、一例として、レ� �ルが同一であって異なる位相に対応する複� �の第3比較レベル(または第6比較レベル)が、� ��同一のレベルに設定されていてよい。この� ��うな比較部18によれば、レベルの比較回路� �よび比較タイミングの制御回路を共通化す� �ことができる。

 図6は、隣接するレベルおよび隣接する変 化点の位相同士で共通化した場合における、 比較レベルおよび比較タイミングの一例を示 す。比較部18は、一例として、変化点の位相� ��同一であって上下に隣接する2つのレベルの うちの、上側のレベルに対応する第2比較レ� �ル(または第5比較レベル)と、下側のレベル� �対応する第3比較レベル(または第6比較レベ� �)とが、略同一のレベルに設定されていてよ� ��。

 また、比較部18は、一例として、レベル� �同一であって前後に隣接する2つの位相のう� ��の、前側の位相に対応する第3比較レベル(� �たは第4比較レベル)の比較タイミングと、後 側の位相に対応する第1比較レベル(第6比較レ ベル)の比較タイミングとが、略同一の位相� �設定されていてよい。これにより、比較部18 によれば、更に回路を共通化することができ る。

 図7は、期待されるリーディングエッジの 遅延を含む波形、および、出力信号(リーデ� �ングエッジ)と期待値とを比較するための比� ��タイミングおよび比較レベルの一例を示す� ��図8は、期待されるトレーディングエッジの 遅延を含む波形、および、出力信号(トレー� �ィングエッジ)と期待値とを比較するための� ��較タイミングおよび比較レベルの一例を示� ��。

 図7に示すように出力信号のリーディング エッジの位相にデータが変調されている場合 、比較部18は、一例として、期待位相より後� ��おいて、第1比較レベルより大きい第3比較� �ベルと出力信号とを比較してよい。さらに� �比較部18は、第3比較レベルと出力信号とを� �較した後において、第2比較レベルと出力信� ��とを比較してよい。これにより、比較部18� �よれば、リーディングエッジの立ち上がり(� ��たは立ち下がり)速度が遅いことにより出力 信号波形が鈍る場合であっても、当該出力信 号波形に応じた比較レベルを用いて出力信号 を比較することができるので、精度の良い比 較結果を得ることができる。

 また、図8に示すように出力信号のトレー ディングエッジの位相にデータが変調されて いる場合、比較部18は、一例として、期待位� ��より前において、第4比較レベルより大きい 第6比較レベルと出力信号とを比較してよい� �さらに、比較部18は、第6比較レベルと出力� �号とを比較する前において、第5比較レベル� ��出力信号とを比較してよい。これにより、� ��較部18によれば、トレーディングエッジの� �ち下がり(または立ち上がり)速度が遅いこと により出力信号波形が鈍る場合であっても、 当該出力信号波形に応じた比較レベルを用い て出力信号を比較することができるので、精 度の良い比較結果を得ることができる。

 図9は、本実施形態に係る比較部18の構成� ��第1例を示す。第1例に係る比較部18は、タイ ミング信号出力部32と、第1~第3のレベル比較� ��路34-1~34-3と、第1~第3の取込回路36-1~36-3と、� ��出部38とを有する。

 タイミング信号出力部32は、試験サイク� �に応じた周期の基準信号、および、期待位� �を入力する。タイミング信号出力部32は、出 力信号に同期したクロック信号を基準信号と して入力してもよい。

 タイミング信号出力部32は、期待位相に� �応する第1比較レベルと出力信号とを比較す� ��第1比較タイミングを指定する第1タイミン� �信号を出力する。また、タイミング信号出� �部32は、期待位相に対応する第2比較レベル� �出力信号とを比較する第2比較タイミングを� ��定する第2タイミング信号を出力する。更に 、タイミング信号出力部32は、期待位相に対� ��する第3比較レベルと出力信号とを比較する 第3比較タイミングを指定する第3タイミング� ��号を出力する。タイミング信号出力部32は� �基準位相に基づき、第1~第3タイミング信号� �生成する。タイミング信号出力部32は、一例 として、基準信号を遅延素子により遅延して 、第1~第3タイミング信号を生成してよい。

 第1のレベル比較回路34-1は、出力信号が� �り得る複数のレベルのそれぞれに対応する� �数の第1比較レベルのそれぞれと、出力信号� ��を比較する。第1のレベル比較回路34-1は、� �例として、複数のレベルのそれぞれに対応� �て設けられ、それぞれが対応する第1比較レ� ��ルと出力信号とを比較する複数の第1のコン パレータ42-1-1~42-1-nを含んでよい(nは2以上の� �数。)。

 第2のレベル比較回路34-2は、出力信号が� �り得る複数のレベルのそれぞれに対応する� �数の第2比較レベルのそれぞれと、出力信号� ��を比較する。第2のレベル比較回路34-2は、� �例として、複数のレベルのそれぞれに対応� �て設けられ、それぞれが対応する第2比較レ� ��ルと出力信号とを比較する複数の第2のコン パレータ42-2-1~42-2-nを含んでよい。

 第3のレベル比較回路34-3は、出力信号が� �り得る複数のレベルのそれぞれに対応する� �数の第3比較レベルのそれぞれと、出力信号� ��を比較する。第3のレベル比較回路34-3は、� �例として、複数のレベルのそれぞれに対応� �て設けられ、それぞれが対応する第3比較レ� ��ルと出力信号とを比較する複数の第3のコン パレータ42-3-1~42-3-nを含んでよい。

 第1の取込回路36-1は、第1のレベル比較回� ��34-1による複数の比較結果を、第1タイミン� �信号により指定された第1比較タイミングに� ��いて取り込む。第1の取込回路36-1は、一例� �して、複数の第1のコンパレータ42-1-1~42-1-nの それぞれに対応して設けられた複数の第1の� �ッチ44-1-1~44-1-nを含んでよい。複数の第1のラ ッチ44-1-1~44-1-nのそれぞれは、対応する第1の� ��ンパレータ42-1-1~42-1-nによる比較結果を、第 1タイミング信号により指定されたタイミン� �において取り込む。

 第2の取込回路36-2は、第2のレベル比較回� ��34-2による複数の比較結果を、第2タイミン� �信号により指定された第2比較タイミングに� ��いて取り込む。第2の取込回路36-2は、一例� �して、複数の第2のコンパレータ42-2-1~42-2-nの それぞれに対応して設けられた複数の第2の� �ッチ44-2-1~44-2-nを含んでよい。複数の第2のラ ッチ44-2-1~44-2-nのそれぞれは、対応する第2の� ��ンパレータ42-2-1~42-2-nによる比較結果を、第 2タイミング信号により指定されたタイミン� �において取り込む。

 第3の取込回路36-3は、第3のレベル比較回� ��34-3による複数の比較結果を、第3タイミン� �信号により指定された第3比較タイミングに� ��いて取り込む。第3の取込回路36-3は、一例� �して、複数の第3のコンパレータ42-3-1~42-3-nの それぞれに対応して設けられた複数の第3の� �ッチ44-3-1~44-3-nを含んでよい。複数の第3のラ ッチ44-3-1~44-3-nのそれぞれは、対応する第3の� ��ンパレータ42-3-1~42-3-nによる比較結果を、第 3タイミング信号により指定されたタイミン� �において取り込む。

 検出部38は、第1~第3の取込回路36-1~36-3に� �る複数の比較結果と、期待レベルとを入力� �、出力信号のレベルおよび変化点の位相と� �期待レベルおよび期待レベルとを比較した� �果を出力する。検出部38は、一例として、第 1の取込回路36-1により取り込まれた複数の比� ��結果のうちの期待レベルに対応した第1比較 レベルと出力信号とを比較した比較結果が、 出力信号が第1比較レベルより小さいと示し� �いることを検出する。更に、検出部38は、第 2の取込回路36-2により取り込まれた複数の比� ��結果のうちの期待レベルに対応した第2比較 レベルと出力信号との比較結果が、出力信号 が第2比較レベルより小さいと示しているこ� �を検出する。更に、検出部38は、第3の取込� �路36-3により取り込まれた複数の比較結果の� ��ちの期待レベルに対応した第3比較レベルと 出力信号とを比較した全ての比較結果が、出 力信号が第3比較レベルより大きいと示して� �ることを検出する。

 そして、判定部20は、第1タイミング信号� ��より指定されたタイミングにおいて出力信� ��が期待レベルより小さい第1比較レベル以下 、第2タイミング信号により指定されたタイ� �ングにおいて出力信号が期待レベルより小� �い第2比較レベル以上、第3タイミング信号に より指定されたタイミングにおいて出力信号 が期待レベルより大きい第3比較レベル以下� �あることを条件として、当該出力信号が期� �値と一致していると判定する。以上のよう� �構成の第1例に係る比較部18によれば、被試� �デバイス100から出力された振幅位相変調信� �のレベルおよびリーディングエッジの位相� �、期待値と比較することができる。

 以上に代えて、タイミング信号出力部32� �、第1タイミング信号に代えて、期待位相に� ��応する第4比較レベルと出力信号とを比較す る第4比較タイミングを指定する第4タイミン� ��信号を出力してよい。また、タイミング信� ��出力部32は、第2タイミング信号に代えて、� ��待位相に対応する第5比較レベルと出力信号 とを比較する第5比較タイミングを指定する� �4タイミング信号を出力してよい。また、タ� ��ミング信号出力部32は、第6タイミング信号� ��代えて、期待位相に対応する第6比較レベル と出力信号とを比較する第6比較タイミング� �指定する第6タイミング信号を出力してよい� ��

 この場合において、第1のレベル比較回路 34-1は、第1比較レベルに代えて、第4比較レベ ルと出力信号とを比較する。第2のレベル比� �回路34-2は、第2比較レベルに代えて、第5比� �レベルと出力信号とを比較する。第3のレベ� ��比較回路34-3は、第3比較レベルに代えて、� �6比較レベルと出力信号とを比較する。

 さらに、この場合において、第1の取込回 路36-1は、第1のレベル比較回路34-1による複数 の比較結果を、第4タイミング信号により指� �された第4比較タイミングにおいて取り込む� ��また、第2の取込回路36-2は、第2のレベル比� ��回路34-2による複数の比較結果を、第5タイ� �ング信号により指定された第5比較タイミン� ��において取り込む。また、第3の取込回路36- 3は、第3のレベル比較回路34-3による複数の比 較結果を、第6タイミング信号により指定さ� �た第6比較タイミングにおいて取り込む。

 そして、この場合において、判定部20は� �第4タイミング信号により指定されたタイミ� ��グにおいて出力信号が期待レベルより小さ� ��第4比較レベル以下、第5タイミング信号に� �り指定されたタイミングにおいて出力信号� �期待レベルより小さい第5比較レベル以上、� ��6タイミング信号により指定されたタイミン グにおいて出力信号が期待レベルより大きい 第6比較レベル以下であることを条件として� �当該出力信号が期待値と一致していると判� �する。以上のような構成の第1例に係る比較� ��18によれば、被試験デバイス100から出力さ� �た振幅位相変調信号のレベルおよびトレー� �ィングエッジの位相と、期待値と比較する� �とができる。

 図10は、第1例に係るタイミング信号出力� ��32の構成の一例を示す。タイミング信号出� �部32は、一例として、基準遅延部45と、第1可 変遅延部46と、第2可変遅延部48と、第3可変遅 延部50と、基準遅延量発生部51と、遅延量制� �部52とを含んでよい。

 基準遅延部45は、与えられた基準遅延量� �応じて基準信号発生部から出力された基準� �号を遅延する。基準遅延部45は、一例として 、外部から遅延量が設定可能であって、例え ば基準信号発生部12から出力された基準信号� ��遅延する可変遅延素子であってよい。

 第1可変遅延部46は、設定された遅延量に� ��じて基準信号を遅延した信号を、第1比較レ ベルと出力信号とを比較するタイミングを指 定する第1タイミング信号として出力する。� �2可変遅延部48は、設定された遅延量に応じ� �基準信号を遅延した信号を、第2比較レベル� ��出力信号とを比較するタイミングを指定す� ��第2タイミング信号として出力する。第3可� �遅延部50は、設定された遅延量に応じて基準 信号を遅延した信号を、第3比較レベルと出� �信号とを比較するタイミングを指定する第3� ��イミング信号として出力する。これら第1可 変遅延部46、第2可変遅延部48および第3可変遅 延部50のそれぞれは、一例として、外部から� ��延量が設定可能であって、基準遅延部45に� �り遅延された基準信号発生部12から出力され た基準信号を、更に遅延する可変遅延素子で あってよい。

 基準遅延量発生部51は、パターン発生部14 により与えられた試験サイクル毎に、基準信 号発生部12により発生された基準信号の発生� ��イミングから、当該試験サイクルにおける� ��準位相までの遅延量を表す基準遅延量を出� ��する。遅延量制御部52は、第1可変遅延部46� �第2可変遅延部48および第3可変遅延部50の遅� �量を、パターン発生部14から出力された期待 位相に応じて設定する。より具体的には、遅 延量制御部52は、基準位相から第1比較レベル の比較タイミングまでの遅延量を第1可変遅� �部46に設定し、基準位相から第2比較レベル� �比較タイミングまでの遅延量を第2可変遅延� ��48に設定し、基準位相から第3比較レベルの� ��較タイミングまでの遅延量を第3可変遅延部 50に設定する。以上のような構成のタイミン� ��信号出力部32によれば、出力信号と、第1比� ��レベル、第2比較レベルおよび第3比較レベ� �のそれぞれと比較するタイミングを、簡易� �回路により発生することができる。

 図11は、第1例に係るタイミング信号出力� ��32の構成の他の一例を示す。なお、図11に示 すタイミング信号出力部32は、図10に示した� �イミング信号出力部32と略同一の構成および 機能を採るので、以下相違点を除き説明を省 略する。

 タイミング信号出力部32は、一例として� �第1可変遅延部46と、第2可変遅延部48と、第3� ��変遅延部50と、基準遅延量発生部51と、遅延 量制御部52とを含んでよい。第1可変遅延部46� ��第2可変遅延部48および第3可変遅延部50は、� ��準信号発生部12から出力された基準信号を� �延する。

 基準遅延量発生部51は、パターン発生部14 により与えられた試験サイクル毎に、基準信 号発生部12により発生された基準信号の発生� ��イミングから、当該試験サイクルにおける� ��準位相までの遅延量を表す基準遅延量を出� ��する。基準遅延量発生部51は、一例として� �デジタルデータで表された基準遅延量を出� �する。

 遅延量制御部52は、遅延量出力部54と、第 1加算部56と、第2加算部57と、第3加算部58とを 含む。遅延量出力部54は、基準位相から第1比 較レベルの比較タイミングまでの遅延量、基 準位相から第2比較レベルの比較タイミング� �での遅延量、および、基準位相から第3比較� ��ベルの比較タイミングまでの遅延量を出力� ��る。遅延量制御部52は、一例として、デジ� �ルデータで表された遅延量を出力する。

 第1加算部56は、遅延量出力部54から出力さ� �た基準位相から第1比較レベルの比較タイミ� ��グまでの遅延量と、基準遅延量発生部51に� �り出力された基準遅延量とを
加算する。そして、第1加算部56は、加算した 結果得られる遅延量を第1可変遅延部46に設定 する。

 第2加算部57は、遅延量出力部54から出力� �れた基準位相から第2比較レベルの比較タイ� ��ングまでの遅延量と、基準遅延量発生部51� �より出力された基準遅延量とを加算する。� �して、第1加算部56は、加算した結果得られ� �遅延量を第2可変遅延部48に設定する。

 第3加算部58は、遅延量出力部54から出力� �れた基準位相から第3比較レベルの比較タイ� ��ングまでの遅延量と、基準遅延量発生部51� �より出力された基準遅延量とを加算する。� �して、第1加算部56は、加算した結果得られ� �遅延量を第3可変遅延部50に設定する。以上� �ような構成のタイミング信号出力部32によれ ば、出力信号と、第1比較レベル、第2比較レ� ��ルおよび第3比較レベルのそれぞれと比較す るタイミングを、更に簡易な回路により発生 することができる。

 図12は、本実施形態に係る比較部18の構成 の第2例を判定部20とともに示す。図13は、第2 例に係る第1のタイミング信号出力部32-1の構� ��の一例およびラッチ群70の構成の一例を示� �。

 本例に係る比較部18は、図9に示した比較� ��18と略同一の構成および機能を採るので、� �9に示した部材と略同一の構成および機能を� ��る部材については同一の符号を付け、以下� ��違点を除き説明を省略する。また、本例に� ��いては、パターン発生部14は、期待レベル� �よび期待位相を、比較部18に代えて、判定部 20に供給する。比較部18は、第1~第3のタイミ� �グ信号出力部32-1~32-3と、第1~第3のレベル比� �回路34-1~34-3と、第1~第3の取込回路36-1~36-3と� �検出部38とを有する。

 第1のタイミング信号出力部32-1は、出力� �号が取り得る複数の位相のそれぞれを期待� �相とした場合における、第1比較レベルと出� ��信号とを比較するタイミングを指定する複� ��の第1タイミング信号を出力する。第1のタ� �ミング信号出力部32-1は、一例として、図13� �示すように、基準遅延量発生部51と、遅延量 制御部52と、基準遅延部45と、複数の遅延素� �72-1~72-mとを含んでよい。

 複数の遅延素子72-1~72-mは、出力信号が取� ��得る複数の位相に対応して設けられる。複� ��の遅延素子72-1~72-mは、一例として、基準遅� ��部45により遅延された基準信号を、設定さ� �た遅延量に応じて更に遅延する。複数の遅� �素子72-1~72-mのそれぞれは、遅延した基準信� �を、出力信号の対応する位相における第1比� ��レベルと出力信号とを比較するタイミング� ��指定する第1タイミング信号として出力する 。

 遅延量制御部52は、複数の遅延素子72-1~72- mの遅延量を設定する。遅延量制御部52は、パ ターン発生部14から出力された試験サイクル� ��に応じて、遅延量を設定する。より具体的� ��は、遅延量制御部52は、複数の遅延素子72-1~ 72-mに対して、基準位相から、対応する位相� �おける第1比較レベルの比較タイミングまで� ��遅延量を設定する。

 第2のタイミング信号出力部32-2は、出力� �号が取り得る複数の位相のそれぞれを期待� �相とした場合における、第2比較レベルと出� ��信号とを比較するタイミングを指定する複� ��の第2タイミング信号を出力する。第2のタ� �ミング信号出力部32-2は、一例として、図13� �示す第1のタイミング信号出力部32-1と同様の 構成であってよい。

 第3のタイミング信号出力部32-3は、出力� �号が取り得る複数の位相のそれぞれを期待� �相とした場合における、第3比較レベルと出� ��信号とを比較するタイミングを指定する複� ��の第3タイミング信号を出力する。第3のタ� �ミング信号出力部32-3は、一例として、図13� �示す第1のタイミング信号出力部32-1と同様の 構成であってよい。

 第1の取込回路36-1は、第1のレベル比較回� ��34-1内の複数のコンパレータ42-1-1~42-1-nに対� �して設けられた複数のラッチ群70-1-1~70-1-nを� ��む。複数のラッチ群70-1-1~70-1-nのそれぞれは 、対応するコンパレータ42-1による比較結果� �、第1のタイミング信号出力部32-1から出力さ れた複数の第1タイミング信号により指定さ� �た複数のタイミングのそれぞれにおいて取� �込む。

 複数のラッチ群70-1-1~70-1-nのそれぞれは、 図13に示すように、一例として、出力信号が� ��り得る複数の位相に対応して設けられた複� ��のラッチ74-1~74-mを含んでよい。複数のラッ� ��74-1~74-mのそれぞれは、対応するコンパレー� ��42-1による比較結果を、タイミング信号出力 部32から出力された複数の第1タイミング信号 のうち対応する第1タイミング信号により指� �されたタイミングにおいて取り込む。そし� �、複数のラッチ74-1~74-mのそれぞれは、取り� �んだ比較結果を検出部38に出力する。

 第2の取込回路36-2は、第2のレベル比較回� ��34-2内の複数のコンパレータ42-2-1~42-2-nに対� �して設けられた複数のラッチ群70-2-1~70-2-nを� ��む。複数のラッチ群70-2-1~70-2-nのそれぞれは 、対応するコンパレータ42-2による比較結果� �、第2のタイミング信号出力部32-2から出力さ れた複数の第2タイミング信号により指定さ� �た複数のタイミングのそれぞれにおいて取� �込む。複数のラッチ群70-2-1~70-2-nのそれぞれ� ��、一例として、図13に示した複数のラッチ� �70-1と同様の構成であってよい。

 第3の取込回路36-3は、第3のレベル比較回� ��34-3内の複数のコンパレータ42-3-1~42-3-nに対� �して設けられた複数のラッチ群70-3-1~70-3-nを� ��む。複数のラッチ群70-3-1~70-3-nのそれぞれは 、対応するコンパレータ42-3による比較結果� �、第3のタイミング信号出力部32-3から出力さ れた複数の第3タイミング信号により指定さ� �た複数のタイミングのそれぞれにおいて取� �込む。複数のラッチ群70-3-1~70-3-nのそれぞれ� ��、一例として、図13に示した複数のラッチ� �70-1と同様の構成であってよい。

 検出部38は、第1比較タイミングにおいて� ��力信号が第1比較レベル以下となり、第2比� �タイミングにおいて出力信号が第2比較レベ� ��以下且つ第3比較レベル以上となるレベルお よび変化点の位相を、第1の取込回路36-1、第2 の取込回路36-2および第3の取込回路36-3により 取り込まれた複数のレベル比較結果に基づき 検出する。すなわち、検出部38は、入力され� ��出力信号が有するレベル、および、入力さ� ��た出力信号の変化点が有する位相を検出す� ��。

 そして、判定部20は、比較部18により検出 されたレベルおよび変化点の位相が、パター ン発生部14から出力された期待レベルおよび� ��待位相と一致しているか否かを判定する。� ��上のような構成の第2例に係る比較部18によ� ��ば、入力された出力信号が有するレベルお� ��びリーディングエッジの位相を検出し、検� ��したレベルおよびリーディングエッジの位� ��と期待値とを比較することができる。

 図14は、本実施形態に係る比較部18の構成 の第3例を判定部20とともに示す。図15は、図1 4におけるタイミング信号出力部32および取込 回路36の詳細な構成を示す。

 本例に係る比較部18は、図9に示した比較� ��18と略同一の構成および機能を採るので、� �9に示した部材と略同一の構成および機能を� ��る部材については同一の符号を付け、以下� ��違点を除き説明を省略する。また、本例に� ��いては、パターン発生部14は、期待レベル� �よび期待位相を、比較部18に代えて、判定部 20に供給する。

 また、本例に係る比較部18は、レベルが� �一であって異なる複数の位相に対応する第1� ��較レベルおよび第3比較レベルが互いに同一 のレベルに設定されている。さらに、比較部 18は、レベルが同一であって異なる複数の位� ��に対応する第2比較レベルが、同一のレベル に設定されている。

 比較部18は、レベル比較回路34と、取込部 60と、検出部38とを有する。レベル比較回路34 は、出力信号が取り得る複数のレベルのそれ ぞれにおける対応するレベルより小さい第1� �較レベルおよび対応するレベルより大きい� �2比較レベルのそれぞれと、試験信号に応じ� ��被試験デバイス100から出力された出力信号� ��を比較する。そして、レベル比較回路34は� �出力信号が取り得る複数のレベルのそれぞ� �に対応する第1比較レベルおよび第2比較レベ ルのそれぞれと、出力信号との複数のレベル 比較結果を出力する。

 レベル比較回路34は、一例として、出力� �号が取り得る複数のレベルのそれぞれにお� �る第1比較レベルおよび第2比較レベルのそれ ぞれに対応して設けられた複数のコンパレー タ42-1~42-mを含んでよい(mは、2以上の整数。)� �複数のコンパレータ42-1~42-mは、それぞれが� �応する第1比較レベルまたは第2比較レベルと 出力信号とを比較する。

 取込部60は、出力信号が取り得る複数の� �相のそれぞれにおける対応する位相より前� �第1比較タイミングおよび対応する位相より� ��の第2比較タイミングのそれぞれにおいて、 レベル比較回路34により比較された複数のレ� ��ル比較結果を取り込む。取込部60は、一例� �して、複数の取込回路36-1~36-mと、複数のタ� �ミング信号出力部32-1~32-mとを含んでよい。

 複数の取込回路36-1~36-mは、複数のコンパ� ��ータ42-1~42-mと一対一に対応して設けられる� ��複数の取込回路36-1~36-mは、それぞれが対応� ��るコンパレータ42-1~42-mによるレベル比較結� ��を取り込む複数のラッチ44-1~44-xを含む(xは2� ��上の整数。)。

 複数のタイミング信号出力部32-1~32-mは、� ��数の取込回路36-1~36-mと一対一に対応して設� ��られる。複数のタイミング信号出力部32-1~32 -mは、それぞれが基準信号を順次に遅延する� ��数の遅延素子62-1~62-xを含む。

 各タイミング信号出力部32の複数の遅延� �子62-1~62-xは、直列に接続され、予め設定さ� �た遅延量により基準信号を順次に遅延する� �そして、各タイミング信号出力部32の複数の 遅延素子62-1~62-xは、出力信号が取り得る複数 の位相のそれぞれにおける第1比較タイミン� �および第2比較タイミングのそれぞれを指定� ��る複数のタイミング信号を出力する。

 さらに、各取込回路36に含まれる複数の� �ッチ44-1~44-xのそれぞれは、対応するタイミ� �グ信号により指定されたタイミングにおい� �、対応するコンパレータ42によるレベル比較 結果を取り込む。そして、各取込回路36は、� ��ッチ44-1~44-xのそれぞれにより取り込んだレ� ��ル比較結果を、検出部38に出力する。

 検出部38は、第1比較タイミングにおいて� ��力信号が第1比較レベル以下となり、第2比� �タイミングにおいて出力信号が第2比較レベ� ��以下且つ第1比較レベル以上となるレベルお よび変化点の位相を、取込部60により取り込� ��れた複数のレベル比較結果に基づき検出す� ��。すなわち、検出部38は、入力された出力� �号が有するレベル、および、入力された出� �信号の変化点が有する位相を検出する。

 さらに、検出部38は、一例として、出力� �号が取り得る複数の位相のそれぞれにおけ� �第1比較タイミングおよび第2比較タイミング のそれぞれにおいて、被試験デバイス100から 出力された出力信号が、当該出力信号が取り 得る複数のレベルのそれぞれにおける第2比� �レベル以下且つ第1比較レベル以上の範囲に� ��まれないことを条件として、出力信号のレ� ��ルおよび変化点の位相が不定値であると検� ��してよい。これにより、検出部38は、複数� �ベルのいずれにも出力信号のレベルが対応� �ない場合、および、複数位相のいずれにも� �力信号の変化点の位相が対応しない場合、� �力信号に変調された値が不定値であるとす� �ことができる。

 そして、判定部20は、比較部18により検出 されたレベルおよび変化点の位相が、パター ン発生部14から出力された期待レベルおよび� ��待位相と一致しているか否かを判定する。� ��上のような構成の第3例に係る比較部18によ� ��ば、入力された出力信号が有するレベルお� ��びリーディングエッジの位相を検出し、検� ��したレベルおよびリーディングエッジの位� ��と期待値とを比較することができる。

 なお、複数のタイミング信号出力部32-1~32 -mのうちの第1タイミング信号出力部32-1およ� �第2タイミング信号出力部32-2は、一例として 、複数の遅延素子62-1~62-xの少なくとも初段の 遅延量が互いに異なっていてよい。複数のタ イミング信号出力部32-1~32-mは、一例として、 対応するコンパレータ42の比較レベルが大き� ��ほど、複数の遅延素子62-1~62-xにおける初段� ��遅延量が大きく設定されていてよい。これ� ��より、複数のタイミング信号出力部32-1~32-m� ��、変化点の立ち上がり(または立ち下がり)� �度が遅いために波形が鈍る場合であっても� �精度良く比較結果を取り込むことができる� �

 また、取込部60は、複数のタイミング信� �出力部32-1~32-mに代えて、複数の取込回路36-1~ 36-mに対して共通化された1つのタイミング信� ��出力部32を含んでよい。共通化された1つの� ��イミング信号出力部32は、出力信号が取り� �る複数の位相のそれぞれにおける第1比較タ� ��ミングおよび第2比較タイミングを指定する 複数のタイミング信号のそれぞれを、複数の 取込回路36-1~取込回路36-mに出力する。

 以上に代えて、レベル比較回路34は、出� �信号が取り得る複数のレベルのそれぞれに� �ける対応するレベルより小さい第4比較レベ� ��および対応するレベルより大きい第5比較レ ベルのそれぞれと、試験信号に応じて被試験 デバイス100から出力された出力信号とを比較 した複数のレベル比較結果を出力してよい。 この場合において、取込部60は、第1比較タイ ミングおよび第2比較タイミングに代えて、� �力信号が取り得る複数の位相のそれぞれに� �ける対応する位相より前の第5比較タイミン� ��および対応する位相より後の第4比較タイミ ングのそれぞれにおいて、レベル比較回路34� ��より比較された複数のレベル比較結果を取� ��込む。

 また、この場合において、検出部38は、� �4比較タイミングにおいて出力信号が第4比較 レベル以下となり、第5比較タイミングにお� �て出力信号が5比較レベル以下且つ第4比較レ ベル以上となるレベルおよび変化点の位相を 、取込部60により取り込まれた複数のレベル� ��較結果に基づき検出する。以上のような構� ��の第3例に係る比較部18によれば、入力され� ��出力信号が有するレベルおよびトレーディ� ��グエッジの位相を検出し、検出したレベル� ��よびトレーディングエッジの位相と期待値� ��を比較することができる。

 また、試験装置10は、試験対象となる被� �験回路と共に同一の電子デバイスに設けら� �た試験回路であってもよい。当該試験回路� �、電子デバイスのBIST回路等として実現され� ��被試験回路を試験することにより電子デバ� ��スの診断等を行う。これにより、当該試験� ��路は、被試験回路となる回路が、電子デバ� ��スが本来目的とする通常動作を行うことが� ��きるかどうかをチェックすることができる� ��

 また、試験装置10は、試験対象となる被� �験回路と同一のボード又は同一の装置内に� �けられた試験回路であってもよい。このよ� �な試験回路も、上述したように被試験回路� �本来目的とする通常動作を行うことができ� �かどうかをチェックすることができる。

 図16は、本実施形態に係る復調装置200の� �成を示す。本実施形態に係る復調装置200に� �いて、図1~図15に示した部材と略同一の構成� ��よび機能を採る部材については、同一の符� ��を付け、相違点を除き説明を省略する。

 復調装置200は、振幅位相変調信号を復調� ��る装置であって、例えば、電子デバイス、� ��ジュール、電子デバイス内の回路等である� ��また、復調装置200は、一例として、半導体� ��バイスに実装されてよい。

 復調装置200は、基準信号発生部12と、レ� �ル比較回路34と、取込部60と、検出部38と、� �ータ出力部210とを備える。基準信号発生部12 は、出力信号のクロック信号を基準信号とし て出力する。基準信号発生部12は、一例とし� ��、PLL等により振幅位相変調信号からクロッ� ��信号を再生してもよい。

 レベル比較回路34は、振幅位相変調信号� �入力する。レベル比較回路34は、図14に示し� ��レベル比較回路34と略同一の構成および機� �を取る。また、取込部60および検出部38は、� ��れぞれ図14に示した取込部60および検出部38� ��略同一の構成および機能を取る。

 データ出力部210は、検出部38により検出� �れたレベルおよび変化点の位相に応じたデ� �タを出力する。すなわち、データ出力部210� �、振幅位相変調信号から復調された伝送デ� �タを出力する。以上のような構成の復調装� �200によれば、入力された振幅位相変調信号� �有するレベルおよび位相を検出し、検出し� �レベルおよび位相に応じたデータを伝送デ� �タとして出力することができる。

 以上、本発明を実施の形態を用いて説明� ��たが、本発明の技術的範囲は上記実施の形� ��に記載の範囲には限定されない。上記実施� ��形態に、多様な変更または改良を加えるこ� ��が可能であることが当業者に明らかである� ��その様な変更または改良を加えた形態も本� ��明の技術的範囲に含まれ得ることが、請求� ��範囲の記載から明らかである。