本公开涉及一种薄膜晶体管、 阵列基板及显示装置。 背景技术

现有的薄膜晶体管 TFT如图 1和 2所示， 包括在基板上由下至上依次层 叠的栅极 100、 栅绝缘层 200、 有源层 300及源 /漏极层 400。 源极和漏极之 间形成有沟道。 TFT的栅极 100与阵列基板上的栅线 500连接， TFT的源极 与阵列基板上的数据线 600连接。 如图 2所示， 现有的 TFT的栅极 100位于 沟道底部， 只从底部影响沟道， TFT导通后只形成一个漏电流沟道。 因此， 现有的 TFT的开启电流 Ion较低， 开口率低， 且开启电压和负载较高。 发明内容

根据本公开的技术方案目的之一在于提升薄膜 晶体管的开启电流。

根据本公开的一个实施例提供一种薄膜晶体管 ， 包括：依次层叠的栅极、 栅绝缘层、 有源层及源 /漏极层， 其中所述源 /漏极层包括源极和漏极， 所述 源极和所述漏极之间具有一间隔， 且所述有源层在对应于所述间隔的区域形 成沟道， 所述栅极在所述沟道沿其宽度方向上的至少一 侧具有栅极突出部； 且所述栅绝缘层覆盖所述栅极和所述栅极突出 部。

在一个示例中， 在沿所述沟道的宽度方向上， 所述栅极的尺寸大于所述 有源层及所述源 /漏极层的尺寸 ,且在所述沟道的两侧伸出到所述有源层及所 述源 /漏极层所对应的区域之外。

在一个示例中， 所述栅极突出部设置在所述栅极伸出到所述沟 道两侧的 部分上。

在一个示例中， 所述栅极突出部不与所述有源层及所述源 /漏极层接触， 且通过所述栅极绝缘层与所述有源层及所述源 /漏极层隔开。

在一个示例中， 所述栅极突出部沿着所述栅极、 栅绝缘层、 有源层及源 / 漏极层层叠的方向突出。 在一个示例中， 所述栅极具有两个栅极突出部： 第一栅极突出部和第二 栅极突出部， 所述第一栅极突出部位于所述沟道的一侧， 所述第二栅极突出 部位于所述沟道的另一侧， 且所述第一栅极突出部和第二栅极突出部均不 与 有源层及源 /漏极层接触， 所述栅绝缘层覆盖所述栅极和两个栅极突出部 。

在一个示例中， 所述栅极突出部的长度大于或等于所述沟道的 长度。 在一个示例中， 所述栅极突出部的高度大于或等于所述栅绝缘 层、 有源 层及源 /漏极层的厚度之和。

在一个示例中， 所述栅极突出部至少在所述沟道的整个长度上 与所述沟 道相对。

根据本公开的另一个实施例提供一种阵列基板 ， 包括根据上述任一实施 例的薄膜晶体管。

根据本公开的再一个实施例提供一种显示装置 ， 包括根据如上实施例的 阵列基板。

根据本公开实施例的薄膜晶体管 TFT中，栅绝缘层和栅极向沟道方向延 伸包裹沟道沿其宽度方向上的两侧 （或其中一侧） ， 相当于形成多个电流通 道， 因此， 提高了 TFT的开启电流 Ion。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1是现有技术的一种薄膜晶体管结构示意图；

图 2是沿图 1中 A-A向的剖视图；

图 3是本公开实施例 1的一种薄膜晶体管结构示意图；

图 4是沿图 3中 A-A向的剖视图；

图 5是本公开实施例 2的一种薄膜晶体管结构示意图；

图 6是沿图 5中 A-A向的剖视图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

实施例 1

如图 3和图 4所示， 本实施例的薄膜晶体管包括： 在基板上由下至上依 次层叠的栅极 100、 栅绝缘层 200、 有源层 300及源 /漏极层 400。 源 /漏极层 400包括源极 401和漏极 402,源极 401和漏极 402之间具有一间隔。有源层 300在对应于该间隔的区域形成沟道 301。一般而言，在从源极到漏极的方向 上沟道的尺寸称为沟道的长度， 在与从源极到漏极的方向垂直的方向上沟道 的尺寸称为沟道的宽度。 TFT的栅极 100与阵列基板上的栅线 500连接， TFT 的源极 401与阵列基板上的数据线 600连接。 栅极 100具有一个向上的栅极 突出部 101 , 也就是说， 该栅极突出部 101沿着栅极 100、 栅绝缘层 200、 有 源层 300及源 /漏极层 400层叠的方向从栅极 100突出。栅极突出部 101位于 沟道沿其宽度方向 （A-A向） 的一侧， 且栅极突出部 101不与有源层 300和 源 /漏极层 400接触。 栅绝缘层 200覆盖整个栅极 100和栅极突出部 101 , 如 图 4所示。 由于栅极突出部 101的存在， 栅绝缘层 200也形成了一个绝缘突 出部 201 ,绝缘突出部 201介于栅极突出部 101与有源层 300及源 /漏极层 400 之间， 隔离了栅极突出部 101和有源层 300及源 /漏极层 400, 并覆盖栅极突 出部 101。

栅极 100和栅极突出部 101分两次沉积等工艺制作， 先制作栅极 100再 在栅极 100上制作栅极突出部 101 , 这两者可以釆用同种金属材料也可以釆 用不同的金属材料。制作完栅极突出部 101再制作栅绝缘层 200、有源层 300 及源 /漏极层 400。

由图 4可看出， 栅极 100从沟道 301的底部和一侧包裹沟道 301 , 从两 个方向对沟道 301产生影响， 相当于形成了两个电流通道， 从而提高了 TFT 的开启电流 Ion。 在 TFT大小相同的情况下， 本实施例的 TFT的 Ion更大。 而面板开启所需要的 Ion是一致的， 也就是说在本实施例的 TFT可以做的更 小， 由此减小了部分面板上的电容。 在相同功耗的前提下， 电容减低， 可以 适当提高栅线的电阻， 保持功耗一致， 也就是总的电容电阻衰减一致。 提高 电阻是通过减小栅线宽度的方式， 栅线变窄， 开口率也会提升。 而且 TFT的 缩小本身也可以在某些形态的像素结构下提升 开口率， 比如横向 TFT, 或大 尺寸产品的像素结构。 同时， TFT减小了以后， 栅极与源极之间的电容也随 之减小， 电容减小， 其他对应的电路结构也可适当改变， 从而提升开口率。 由于 TFT沟道在两个方向被包围， 载流子活性在相同电压下也会更高。 需要 的开启电压也更低。 可以解决低温开启不良等问题。

在一个示例中， 如图 3所示， 栅极突出部 101的长度 L等于或大于沟道 301的长度 L' 。 如图 4所示， 栅极突出部 101的高度 H大于或等于栅绝缘 层 200、 有源层 300及源 /漏极层 400的厚度之和， 以将沟道 301宽度方向上 的一侧完全包围， 从而进一步地提高 TFT的开启电流 Ion。

实施例 2

如图 5和图 6所示， 本实施例的薄膜晶体管包括： 在基板上由下至上依 次层叠的栅极 100、 栅绝缘层 200、 有源层 300及源 /漏极层 400。 源 /漏极层 400包括源极 401和漏极 402,源极 401和漏极 402之间具有一间隔。有源层 300在对应于该间隔的区域形成沟道 301。一般而言，在从源极到漏极的方向 上沟道的尺寸称为沟道的长度， 在与从源极到漏极的方向垂直的方向上沟道 的尺寸称为沟道的宽度。 TFT的栅极 100与阵列基板上的栅线 500连接， TFT 的源极 401与阵列基板上的数据线 600连接。 栅极 100具有两个向上的栅极 突出部 101a和 101b。 也就是说， 该栅极突出部 101a和 101b沿着栅极 100、 栅绝缘层 200、 有源层 300及源 /漏极层 400层叠的方向从栅极 100突出。 栅 极突出部 101a位于沟道 301沿其宽度方向上的两侧中的一侧， 栅极突出部 101b位于沟道 301的另一侧，且栅极突出部 101a和栅极突出部 101b均不与 有源层 300及源 /漏极层 400接触。栅绝缘层 200覆盖整个栅极 100和栅极突 出部 101a和 101b。 如图 6所示。 由于栅极突出部 101a和 101b的存在， 栅 绝缘层 200也形成了两个绝缘突出部 201a和 201b, 绝缘突出部 201a介于栅 极突出部 101a与有源层 300及源 /漏极层 400之间 ,并覆盖栅极突出部 101a。 绝缘突出部 201b介于栅极突出部 101b与有源层 300及源 /漏极层 400之间， 并覆盖栅极突出部 101b。 绝缘突出部 201a和 201b隔离了栅极突出部 101a、 101b和有源层 300及源 /漏极层 400。

由图 6可看出， 栅极 100、 栅极突出部 101a和栅极突出部 101b从三个 方向包围了沟道。 即从沟道 301的底部和两侧包裹沟道 301 , 从三个方向对 沟道产生影响，相当于形成了三个电流通道， 从而提高了 TFT的开启电流 Ion。 在 TFT大小相同的情况下， 本实施例的 TFT的 Ion更大。 而面板开启所需要 的 Ion是一致的， 也就是说在本实施例的 TFT可以做的更小， 与现有的 TFT 相比， TFT更小， TFT的宽长比降低， TFT负载降低， 可以进一步缩小栅极 线宽， 从而提升开口率。 同时， TFT减小了以后， 栅极与源极之间的电容也 随之减小， 电容减小， 其他对应的电路结构也可适当改变，从而提升 开口率。 由于 TFT沟道在三个方向被包围， 载流子活性在相同电压下也会更高。 需要 的开启电压也更低。 可以解决低温开启不良等问题。

在一个示例中， 如图 5所示， 栅极突出部 101a和 101b的长度 L等于或 大于沟道的长度！/ 。 如图 6所示， 栅极突出部 101a和 101b的高度 H大于 或等于栅绝缘层 200、 有源层 300及源 /漏极层 400的厚度之和， 以将沟道一 侧的开口完全包围， 从而进一步地提高 TFT的开启电流 Ion。

由于本实施例相对于实施例 1对沟道的包围从两面增力 p到三面， 因此相 对于实施例 1在提高 TFT的开启电流 Ion等效果上会更好。

上述实施例 1和 2是以底栅型的 TFT为例进行说明的， 对于顶栅型的 TFT, 栅极在顶部， 因此栅极突出部向下延伸包围源极和漏极之间 形成的沟 道或位于沟道两侧的开口的一侧， 栅极突出部的结构与实施例 1及实施例 2 中栅极突出部的结构类似， 此处不再赘述。 也就是说， 无论在底栅型结构还 是在顶栅型结构中， 栅极突出部均可以沿栅极、 栅绝缘层、 有源层及源 /漏极 层层叠的方向突出， 从而能够与沟道相对， 以对沟道施加电场。

此外需要说明的是， 在上述实施例 1和 2中， 在沿沟道 301的宽度方向 的两侧伸出到有源层 300及源 /漏极层 400所对应的区域之外。 例如， 栅极突 出部 101、 101a以及 101b设置在栅极 100伸出到沟道 301两侧的部分上。这 样， 栅极突出部 101、 101a以及 101b可以在沟道 301的侧面对其施加电场。

为了能够更好地对沟道 301施加电场， 栅极突出部 101、 101a以及 101b 的长度优选大于或等于沟道 301的长度。 另外， 栅极突出部 101、 101a以及

101b至少在沟道 301的整个长度上与沟道 301相对。

实施例 3 本实施例还提供了一种阵列基板， 该阵列基板包括实施例 1或实施例 2 所述的 TFT。

实施例 4

本实施例还提供了一种显示装置， 该显示装置包括实施例 3所述的阵列 基板。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。