Eine gattungsgemäße Anordnung ist beispielsweise in dem Doku- ment JP 11088070 A angegeben. Dort ist ein Verstärkerschalt- kreis mit einer von einer ersten Versorgungsspannung versorg- ten Eingangsstufe und einer nachgeschalteten, von einer zwei- ten Versorgungsspannung versorgten Ausgangsstufe angegeben, wobei die zweite Versorgungsspannung größer als die erste Versorgungsspannung ist.

In der Druckschrift Tietze, Schenk : Halbleiter-Schaltungs- technik, 9. Auflage 1990, Seiten 542-546 sind integrierte Spannungsregler zur Bereitstellung einer stabilisierten Gleichspannung angegeben.

Eine Standard-CMOS-Technologie weist üblicherweise eine ge- ringe Spannungsfestigkeit innerhalb spezifizierter Grenzen auf. Für höhere Spannungen, wie sie beispielsweise an ASIC (Application Specific Integrated Circuit)-Interfaces auftre- ten können, ist beispielsweise die Hochvolt-CMOS-Technologie geeignet, welche jedoch einen erhöhten Chipflächenbedarf auf- weist und zudem nicht ohne zusätzlichen Aufwand in einem her- kömmlichen Standard-CMOS-Fertigungsprozeß integrierbar ist.

Weiterhin existiert eine Hochvolt-Bipolar-Transistortechno- logie. Ein vollständig oder überwiegend aus Hochvolt-Bipolar- Transistoren aufgebauter Operationsverstärker weist jedoch

einen großen Flächenbedarf auf, eine geringe Phasenreserve aufgrund der großen Parasitärkapazitäten von Hochvolt- Bipolar-Transistoren, einen großen, durch die verhältnismäßig geringe Stromverstärkung bedingten Verstärker-Offset, sowie ein verhältnismäßig schlechtes PSRR (power supply rejection ratio), welches ebenfalls durch die großen parasitären Kapa- zitäten bedingt ist.

Ein weiterer, gattungsgemäßer zweistufiger Operationsverstär- ker in einer Ausführung als Klasse AB Rail-to-Rail- Operationsverstärker ist beispielsweise in der Literaturstel- le"Design of Low-Voltage, Low-Power Operational Amplifier Cells", Ron Hogervorst et al., Cluver Academic Publishers, Boston, auf Seite 151 angegeben.

Aufgabe der vorliegenden Erfindung ist es, einen gattungsge- mäßen, zweistufigen Operationsverstärker derart weiterzubil- den, daß dieser für hohe Ausgangsspannungen geeignet ist und ein gutes PSRR-Verhalten aufweist.

Die Aufgabe wird mit einem eingangs genannten, zweistufigen Operationsverstärker gelöst, bei dem ein Mittel zur Span- nungsreduzierung vorgesehen ist, das an seinem Ausgang an die Eingangsstufe zu deren Versorgung mit einem ersten Ver- sorgungspotential angeschlossen ist und das an seinem Eingang mit der Ausgangsstufe zur Versorgung mit einem zweiten Ver- sorgungspotential verbunden ist und bei dem die Ausgangsstufe eine Ruhestrom-Einstellungsschaltung für zumindest einen Aus- gangstransistor der Ausgangsstufe aufweist, die zu ihrer Spannungsversorgung an das erste Versorgungspotential ange- schlossen ist.

Der Operationsverstärker kann mehr als zwei Stufen haben.

Das die Eingangsstufe versorgende erste Versorgungspotential ist betragsmäßig kleiner als das die Ausgangsstufe versorgen- de zweite Versorgungspotential.

Die Spannungsversorgung der Ausgangsstufe mit einem hohen, zweiten Versorgungspotential, welches dem zweistufigen Opera- tionsverstärker zuführbar ist, hat den Vorteil, daß innerhalb eines Operationsverstärkers eine Kombination verschiedener Technologien, beispielsweise einer Standard-CMOS-Technologie mit einer Hochvolt-Bipolar-Technologie möglich ist. Ein der- art weitergebildeter zweistufiger Operationsverstärker ist weitgehend mit Standard-MOS-Transistoren aufbaubar, mit ver- hältnismäßig kleiner Chipfläche und mit gutem PSRR-Verhalten realisierbar und für hohe Ausgangsspannungen geeignet.

Zur weiteren Verbesserung des Operationsverstärkers unter an- derem bezüglich Stromverbrauch und Flächenbedarf können neben der Eingangsstufe und der Ruhestrom-Einstellungsschaltung für zumindest einen Ausgangstransistor der Ausgangsstufe auch weitere Schaltungsteile der Ausgangsstufe vom kleineren, er- sten Versorgungspotential versorgt werden.

Zur Ableitung des kleineren, ersten Versorgungspotentials vom größeren zweiten Versorgungspotential kann das Mittel zur Spannungsreduzierung als eine interne Spannungsregelungs- schaltung ausgeführt sein, welche bezüglich des PSRR und der Spannungsstabilisierung des ersten Versorgungspotentials op- timiert werden kann, so daß im Falle eines Auftretens von Störimpulsen auf der Ebene des zweiten Versorgungspotentials nur vernachlässigbar kleine Störungen auf das erste Versor- gungspotential führende Leitungen überkoppeln, von denen wie- derum nur ein geringer Teil in die Eingangsstufe des'zweistu- figen Operationsverstärkers hineingetragen wird.

Während das zweite Versorgungspotential in einem Bereich von -18 V bis +25 V liegen kann, beträgt das hiervon abgeleitete erste Versorgungspotential, welches betragsmäßig kleiner als das zweite Versorgungspotential ist, beispielsweise +3 Volt.

In vielen anwenderspezifischen integrierten Schaltkreisen (ASIC, application specific integrated circuit) ist eine der-

artige, geringe interne Chip-Versorgungsspannung von bei- spielsweise +3 Volt, welche bezüglich PSRR und Spannungssta- bilisierung verbessert ist, ohnehin bereits für die signal- verarbeitenden CMOS-Schaltungsteile des ASIC vorhanden, so daß der beschriebene zweistufige Operationsverstärker mit ge- ringstmöglichem Aufwand bei guter Unterdrückung von stromver- sorgungsgebundenen Störungen realisierbar ist.

In einer bevorzugten Ausführungsform der Erfindung weist die Eingangsstufe einen Differenzverstärker auf, dem das zu ver- stärkende Signal zuführbar ist, und eine diesem Differenzver- stärker nachgeschaltete gefaltete Kaskodeschaltung. Da diese Kaskodeschaltung in der Eingangsstufe des zweistufigen Opera- tionsverstärkers vorgesehen ist, welche mit dem kleineren, ersten Versorgungspotential betreibbar ist, ist die Kaskode- schaltung mit einer geringen Chipfläche, mit geringen Streu- kapazitäten sowie einem größeren PSRR realisierbar. Die be- schriebene Kaskodeschaltung erlaubt die Verarbeitung auch niedriger Eingangssignalpotentiale und die Verwendung von PMOS-Transistoren. Das ausgangsseitig an der Kaskodeschaltung abgreifbare Signal ist zugleich Eingangssignal für die Aus- gangstufe des zweistufigen Operationsverstärkers.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung weist die Ausgangsstufe je eine Ruhestrom- Einstellungsschaltung auf, welche für je einen Ausgangstran- sistor vorgesehen ist, von denen ein erster Ausgangstransi- stor an das zweite Versorgungspotential und ein zweiter Aus- gangstransistor an ein Bezugspotential angeschlossen ist. Die beschriebene Ruhestrom-Einstellung der Ausgangsstufe des zweistufigen Operationsverstärkers ermöglichen eine Reduzie- rung von Ubernahmeverzerrungen des zweiten verstärkten Si- gnals, welches ausgangsseitig an der Ausgangsstufe ableitbar ist. Weiterhin kann die Ruhestrom-Einstellung in Anwendungen, bei denen der Operationsverstärker mit Rückkoppelnetzwerken betrieben wird, die Stabilität für beliebige Ausgangsspannun- gen und beliebig hochohmige Lastwiderstände sicherstellen.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung ist die Ruhestrom-Einstellungsschaltung für den zweiten Ausgangstransistor zu ihrer Spannungsversorgung an das erste Versorgungspotential angeschlossen. Obwohl die Ausgangsstufe vom betragsmäßig größeren zweiten Versorgungs- potential betrieben wird, ist die Ruhestrom-Einstellungs- schaltung für den zweiten Ausgangstransistor mit dem kleine- ren ersten Versorgungspotential versorgbar, so daß diese Ru- hestrom-Einstellungsschaltung für den zweiten Ausgangstransi- stor mit geringer Chipfläche und Standard-NMOS-Bauelementen realisierbar ist.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung ist die Ruhestrom-Einstellungsschaltung für den ersten Ausgangstransistor zu ihrer Spannungsversorgung an das erste Versorgungspotential angeschlossen. In diesem Fall gilt für die Ruhestrom-Einstellungsschaltung für den ersten Ausgangstransistor das bereits für die Ruhestrom-Einstel- lungsschaltung für den zweiten Ausgangstransistor beschriebe- ne ; es ergibt sich ebenfalls eine mit geringem Chipflachenbe- darf realisierbare Ruhestrom-Einstellungsschaltung, welche mit Standard-PMOS-Bauelementen realisierbar ist.

In einer weiteren bevorzugten Ausführung der vorliegenden Er- findung sind Bipolar-Transistoren vorgesehen, welche einer- seits an die Ruhestrom-Einstellungsschaltung für den ersten Ausgangstransistor und andererseits an das zweite Versor- gungspotential angeschlossen sind. Alternativ zur Versorgung der Ruhestrom-Einstellungsschaltung für den Ausgangstransi- stor mittels des ersten Versorgungspotentials ist diese Ver- sorgung mittels des zweiten Versorgungspotentials unter Ver- wendung von Bipolar-Transistoren möglich, welche zwischen Ru- hestrom-Einstellungsschaltung für den ersten Ausgangstransi- stor und das zweite betragsmäßig größere Versorgungspotential geschaltet sind. Die Bipolar-Transistoren bilden dabei an ih- rem Anschlußknoten an der Ruhestrom-Einstellungsschaltung für

den ersten Ausgangstransistor ein virtuelles Potential, wel- ches dem ersten geringen Versorgungspotential entspricht.

Hierdurch kann die Ruhestrom-Einstellungsschaltung für den ersten Ausgangstransistor weiterhin mit Standard-PMOS- Bauelementen mit den genannten Vorteilen realisiert sein. Die Bipolar-Transistoren schützen dabei die PMOS-Transistoren vor der höheren Spannung. Hierzu können die Basisanschlüsse der Bipolar-Transistoren auf ein geeignetes Potential gelegt wer- den. Die Bipolar-Transistoren bilden dabei zur Ruhestrom- Einstellung eine translineare Schleife mit den MOS- Transistoren der Ruhestrom-Einstellungsschaltung. Diese Ver- stärkeranordnung ist für den Betrieb mit einem besonders kleinen ersten Versorgungspotential geeignet.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung ist zur Erzeugung eines Basispotentials für die Bipolar-Transistoren der Ruhestrom-Einstellungsschaltung eine Teilschaltung vorgesehen, welche an die Basisanschlüsse der Bipolar-Transistoren angeschlossen ist. Aus erstem und/oder zweitem Versorgungspotential kann mittels weiterer Transistoren in einfacher Weise ein Basispotential an den Bi- polar-Transistoren der Ruhestrom-Einstellungsschaltung gebil- det sein, welches die Ruhestrom-Einstellungsschaltung vor dem hohen, zweiten Versorgungspotential schützt.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung ist zur Ansteuerung der Ausgangstransistoren je ein Stromspiegel-Transistor an je einen Ausgangstransistor unter Bildung je eines Stromspiegels angeschlossen, wobei den Stromspiegeln zu ihrer Ansteuerung das erste verstärkte Si- gnal zuführbar ist. Die Stromspiegel ermöglichen dabei die unabhängige Einstellung eines Spiegelverhältnisses, welches bezüglich des ersten und des zweiten Ausgangstransistors un- terschiedlich sein kann.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung ist zur Ansteuerung der beiden Stromspiegel

je ein Treiber-Transistor an je einen Stromspiegel-Transistor angeschlossen, wobei die Treiber-Transistoren eingangsseitig an den Ausgang der Eingangsstufe angeschlossen sind. Die Treiber-Transistoren können Standard-MOS-Transistoren sein.

Gemeinsam mit je einer Ruhestrom-Einstellungsschaltung und je einem Ausgangstransistor bildet je ein Treiber-Transistor ei- ne gemischte translineare Schleife mit dem Ziel, die hoch- ohmigen Ausgänge der Eingangsstufe möglichst gering sowohl kapazitiv als auch ohm'sch zu belasten. Hierdurch ist der zweistufige Operationsverstärker bezüglich seiner Phasenre- serve und seiner Geradeausverstärkung verbessert, und der sy- stematische Offset wird verringert.

In einer weiteren vorteilhaften Ausführungsform der vorlie- genden Erfindung sind die Treiber-Transistoren MOS- Transistoren, bevorzugt Standard-MOS-Transistoren und die Stromspiegel-und Ausgangs-Transistoren Bipolar-Transistoren, bevorzugt hochvolt-feste Bipolartransistoren.

Weitere Einzelheiten der Erfindung sind in den Unteransprü- chen angegeben.

Die Erfindung wird nachfolgend an mehreren Ausführungsbei- spielen anhand der Zeichnungen näher erläutert. Es zeigen : Figur 1 das Prinzip der vorliegenden Erfindung anhand eines Blockschaltbildes mit Ein-und Ausgansstufe, Figur 2 eine beispielhafte Ausführungsform der Eingangsstu- fe des Operationsverstärkers, Figur 3 ein erstes Ausführungsbeispiel der Ausgangsstufe des Operationsverstärkers, Figur 4 ein zweites Ausführungsbeispiel der Ausgangsstufe des Operationsverstärkers und

Figur 5 ein drittes Ausführungsbeispiel der Ausgangsstufe des Operationsverstärkers.

Figur 1 zeigt einen zweistufigen Operationsverstärker mit ei- ner Eingangsstufe ES, der ein zu verstärkendes Signal an ih- rem Eingang E1, E2 beispielsweise als symmetrisches Signal zuführbar ist, und an deren Ausgang P1, P2 ein erstes ver- starkes Signal bereitsteht. Dieses ist einer Ausgangsstufe AS des zweistufigen Operationsverstärkers an deren Eingang zuführbar, wobei am Ausgang OUT der Ausgangsstufe AS ein zweites verstärktes Signal ableitbar ist. Insgesamt bilden die Eingänge E1, E2 den invertierenden und den nicht- invertierenden Eingang des Operationsverstärkers und der Aus- gang OUT ist ein single-ended Ausgang des Operationsverstär- kers. Während die Eingangsstufe ES an einen ersten Versor- gungspotential-Anschluß angeschlossen ist, ist die Ausgangs- stufe AS an einen zweiten Versorgungspotential-Anschluß ange- schlossen. Das erste Versorgungspotential VDD1 ist dabei be- tragsmäßig kleiner als das zweite Versorgungspotential VDD2.

Zur Ableitung des ersten Versorgungspotentials VDD1 vom zwei- ten Versorgungspotential VDD2 ist ein als Spannungsrege- lung VR ausgebildetes Mittel zur Spannungsreduzierung vorge- sehen. Die zweite Versorgungsspannung, welche zwischen zwei- tem Versorgungspotential VDD2 und Bezugspotential GND gebil- det ist, kann in einem Bereich von-18 V bis +25 V liegen.

Demgegenüber ist das erste Versorgungspotential VDD1 seinem Betrag nach deutlich geringer und liegt beispielsweise bei +3 V. Da der zweistufige Operationsverstärker nicht vollstän- dig von der hohen, für ein in einem weiten Spannungsbereich einstellbares Ausgangssignal erforderlichen Spannung versorgt wird, sondern lediglich Teilbereiche der Ausgangsstufe AS des zweistufigen Operationsverstärkers von einem hohen Versor- gungspotential und die Eingangsstufe ES von einem geringem Versorgungspotential versorgt sind, ist der zweistufige Ope- rationsverstärker mit geringer Chipfläche bei hoher Ausgangs- spannung und großem PSRR (Power Supply Rejection Ratio) rea- lisierbar.

Figur 2 zeigt eine mögliche schaltungstechnische Realisierung der Eingangsstufe ES aus Figur 1. Zur Versorgung der Ein- gangstufe ES ist diese mit einem ersten Versorgungspotenti- al-Anschluß zur Zuführung eines ersten Versorgungspotentials VDD1 sowie mit einem Bezugspotential GND verbunden. Mit einem Spannungsregler VR ist das erste Versorgungspotential VDD1 vom betragsmäßig größeren zweiten Versorgungspotential VDD2 ableitbar. Das zu verstärkende, am Eingang E1, E2 zuführbare Signal, welches ein differentielles symmetrisches Signal sein kann, ist einem Differenzverstärker, gebildet aus zwei PMOS- Transistoren T1, T2, an deren Gate-Anschlüssen zuführbar. Der zum Betrieb dieses Differenzverstärkers T1, T2 erforderliche Bias-Strom wird von der Stromquelle I1 bereitgestellt. Aus- gangsseitig an den Differenzverstärker Tl, T2 ist eine gefal- tete Kaskodeschaltung angeschlossen, welche vier MOS- Transistoren T3, T4, T5, T6 umfaßt. Ausgangsseitig an der Kaskodeschaltung T3, T4,'T5, T6 ist ein erstes verstärktes Signal an einem Ausgang P2 abgreifbar, wobei zusätzlich ein Ausgang P1 der Eingangsstufe mit einer dritten Stromquelle I3 gebildet ist. Die Kaskodeschaltung T3 bis T6 ist über eine zweite Stromquelle I2 an das erste Versorgungspotential VDD1 angeschlossen. Im einzelnen weist die Kaskodeschaltung je zwei Transistoren T3, T4 ; T5, T6 auf, deren Gate-Anschlüsse miteinander verbunden sind, wobei je zwei Transistoren T3, T5 ; T4, T6 mit ihren gesteuerten Strecken miteinander verbun- den sind, an denen der Ausgang des Differenzverstärkers T1, T2 angeschlossen ist. Zwischen den Steueranschlüssen eines ersten Transistorpaares T3, T4 und dem Bezugspotential GND ist zusätzlich eine erste Spannungsquelle U1 vorgesehen. Die miteinander verbundenen Gate-Anschlüsse eines zweiten Transi- storpaares T5, T6 sind unmittelbar an die zweite Stromquelle I2 angeschlossen. Die Kaskodeschaltung ermöglicht eine Verar- beitung auch geringer Eingangssignal-Potentiale.

Da die Eingangsstufe ES vom kleineren ersten Versorgungspo- tential VDD1 versorgt wird, ist sie in flächen-und stromspa-

render Weise mit Standard-CMOS-Bauelementen und hoher Genau- igkeit realisierbar. Insbesondere kann sie bezüglich des PSRR verbessert sein.

Figur 3 zeigt ein erstes Ausführungsbeispiel der Ausgangsstu- fe AS von Figur 1. Zu deren Versorgung ist diese an das zwei- te Versorgungspotential VDD2 sowie an das Bezugspotential GND angeschlossen. Die Ausgangsstufe AS ist mit ihrem Eingang an den Ausgang P1, P2 der Eingangsstufe anschließbar. Am Ausgang OUT der Ausgangsstufe ist das zweite verstärkte Signal ab- leitbar.

Zur Realisierung einer Klasse AB-Verstärker-Anordnung weist Figur 3 je eine Ruhestrom-Einstellungsschaltung für je einen Ausgangstransistor T7, T8 der Ausgangsstufe auf. Zum Ansteu- ern der Ausgangstransistoren T7, T8 ist mit je einem Strom- spiegel-Transistor T18, T19 ein Stromspiegel gebildet. Diese Stromspiegel werden mit Treiber-Transistoren T16, T17 ange- steuert, denen jeweils an ihrem Steuereingang das von der Eingangsstufe abgeleitete erste verstärkte Signal zuführbar ist. Weiterhin ist an die Steuereingänge der Treiber- Transistoren T16, T17 je eine Kompensationskapazität Cl, C2 gegen den Ausgang OUT geschaltet. Schließlich ist an die Steuereingänge der Treiber-Transistoren T16, T17 je eine Ru- hestrom-Einstellungsschaltung angeschlossen.

Der masseseitige, zweite Ausgangstransistor T8 erhält seine Ruhestrom-Einstellung mittels Stromquelle 15, welche an das erste Versorgungspotential VDD1 und an Dioden-Transistoren T9, T10, T11 sowie über einen weiteren Transistor T12 an den Eingang des Treiber-Transistors T17 angeschlossen ist. Da der Stromspiegel-Transistor T19 als Bipolar-Diode beschaltet ist, liegt die Polstelle am Eingang des Stromspiegels T19, T8 bei sehr hohen Frequenzen, so daß eine hohe Phasenreserve gewähr- leistet ist. Der als NMOS-Transistor ausgeführte Treiber- Transistor T17, welcher mit seinem Gate an den Ausgang P2 der Eingangsstufe angeschlossen ist, belastet diesen Ausgang der

Eingangsstufe nur mit einer verhältnismäßig geringen Kapazi- tat.

Der versorgungspotentialseitig angeordnete Ausgangstransistor T7, welcher mit dem als Bipolar-Diode geschalteten Stromspie- gel-Transistor T18 einen Stromspiegel bildet, erhält seine Ruhestrom-Einstellung von Stromquelle 14, welche an das Be- zugspotential GND sowie an einen PMOS-Transistor T13 ange- schlossen ist, der mit dem Treiber-Transistor T16 verbunden ist. Weiterhin ist Stromquelle 14 über zwei als Dioden ge- schaltete PMOS-Transistoren T14, T15 an ein virtuelles erstes Bezugspotential angeschlossen. Das virtuelle Bezugspotential wird dabei mit zwei Bipolar-Transistoren T20, T28 zum einen über den Dioden-Transistoren T14, T15 sowie lastseitig am Treiber-Transistor T16 eingestellt. Der Bipolar-Transistor T20 ist dabei kollektorseitig über einen als Bipolar-Diode beschalteten Transistor T21 an das zweite, höhere Versor- gungspotential angeschlossen, so daß das Kollektorpotential am Transistor T20 demjenigen am Transistor T28 möglichst nahe kommt. Die Einstellung des virtuellen Versorgungspotentials, welches auf Höhe des ersten Versorgungspotentials liegt, wird dabei mit einem Stromspiegel-Transistor T22 realisiert, des- sen Basisanschluß zum einen mit Bipolar-Transistor T20 und zum anderen mit Bipolar-Transistor T28 verbunden ist, dessen Emitter mit dem ersten Bezugspotential VDD1 und dessen Kol- lektor über einen weiteren Stromspiegel T23, T24 mit einer Stromquelle 16 verbunden ist, welche am Bezugspotential GND angeschlossen ist, und einem weiteren Bipolar-Transistor T25, welcher vom ersten Bezugspotential VDD1 gesteuert wird.

Neben Stromquelle 14 tragen auch Bipolar-Transistor T20 und Bipolar-Transistor T28 sowie die MOS-Transistoren T16, T13, T14 und T15, welche gemeinsam eine translineare Schleife bil- den, zur Ruhestrom-Einstellung durch den pnp-Ausgangstransi- stor T7 bei.

Durch die Bildung des virtuellen ersten Versorgungspotentials an den Bipolar-Transistoren T20, T28 schützen diese die po- tentialmäßig unter ihnen liegenden MOS-Bauteile vor hoher Spannung. Der PMOS-Treiber-Transistor T16 belastet ebenso wie der NMOS-Treiber-Transistor T17 den hochohmigen Ausgang P1, P2 der Eingangsstufe nach Figur 2 nur sehr gering. Die Strom- quellen 14, 15 und 16 können mit Standard-MOS-Transistoren gebildet werden, da die Bipolar-Transistoren, insbesondere T20 und T25, die Stromquellen vor hoher Spannung schützen.

Die Bipolar-Transistor-Diode T21 dient hauptsächlich dazu, die Ausgangsstufe bezüglich des zweiten Versorgungspotentials VDD2 verpolfest zu gestalten und kann in alternativen Ausfüh- rungsformen entfallen. Das zweite Versorgungspotential VDD2 muß, um ein wunschgemäßes Arbeiten der Ausgangsstufe zu ge- währleisten, größer als das erste Versorgungspotential VDD1 plus Basis-Emitter-Spannung des Bipolar-Transistors T22 plus Kollektor-Emitter-Spannung des Bipolar-Transistors T23 sein.

Die Ausgangsstufe gemäß Figur 3 ist mit einer geringen Anzahl flächenintensiverer Bipolar-Transistoren realisierbar, da ein großer Teil der Schaltung mit Standard-MOS-Bauelementen auf- gebaut ist, welche vom kleinen, ersten Versorgungspotential VDD1 oder von dem virtuellen Versorgungspotential versorgt werden.

Figur 4 zeigt eine alternative Ausführungsform der Schal- tungsanordnung gemäß Figur 3. Bei dieser ist jedoch die Zahl der verwendeten Bipolar-Transistoren noch weiter reduziert, indem der Stromspiegel T20, T22 sowie die Bipolar-Transistor- Diode T21 von Figur 3 durch einen Bipolar-Transistor T26 er- setzt sind, welcher mit seinem Basisanschluß mit dem ersten Bezugspotential VDD1, mit seinem Emitteranschluß zum einen mit dem Ausgang des Stromspiegels T23, T24 und zum anderen mit dem Steuereingang des Bipolar-Transistors T28 verbunden ist, und dessen Kollektoranschluß mit dem Bezugspotential GND verbunden ist. Die Stromquelle 14 der Ruhestrom-

Einstellungsschaltung für den Ausgangstransistor T7 ist dabei über die als PMOS-Transistoren ausgeführten Dioden T14, T15 unmittelbar an das erste Versorgungspotential VDD1, nicht an das virtuelle Versorgungspotential, angeschlossen. Hierdurch kann gegenüber der Ausgangsstufe gemäß Figur 3 ein besseres PSRR sowie ein weiterer Einsparungseffekt bezüglich Chipflä- che, Stromverbrauch und Schaltungsaufwand erzielt werden.

Figur 5 schließlich zeigt ein drittes Ausführungsbeispiel ei- ner schaltungstechnischen Realisierung der Ausgangsstufe AS aus Figur 1. Hierbei wurde vollständig auf die Bildung des virtuellen Versorgungspotentials verzichtet, so daß gegenüber der Realisierung von Figur 3 die Stromquelle 16 sowie die Bi- polar-Transistoren T20, T21, T22, T23, T24 und T25 eingespart werden können. Die translineare Schleife zur Einstellung des Ruhestroms für den pnp-Ausgangstransistor T7 wird vom zusätz- lichen Bipolar-Transistor T27 sowie von den MOS-Transistoren T13, T14, T15, T16 und von Bipolar-Transistor T28 gebildet.

Dabei ist der Bipolar-Transistor T27 als Diode geschaltet und basis-und kollektorseitig am ersten Versorgungspotential VDD1 und emitterseitig über die Dioden-Transistoren T14, T15 an die Stromquelle 14 angeschlossen. Während die Ruhestrom- Einstellungsschaltung für den npn-Ausgangstransistor T8 ge- genüber Figuren 3 und 4 unverändert geblieben ist, ist der Steuereingang des Bipolar-Transistors T28, welcher in Figur 3 einen Stromspiegel mit Transistor T22 bildet, bei der Schal- tung gemäß Figur 5 unmittelbar mit dem ersten Bezugspotential VDD1 verbunden. Die beschriebene dritte Ausführungsform der Ausgangsstufe AS des zweistufigen Operationsverstärkers er- laubt aufgrund der weiteren Reduzierung der Anzahl der erfor- derlichen Bipolar-Transistoren, welche für einen Betrieb am höheren zweiten Versorgungspotential VDD2 geeignet sein müs- sen, eine weitere Reduzierung der benötigten Chipfläche sowie des Strombedarfs des zweistufigen Operationsverstärkers. Der beschriebene Verzicht auf das virtuelle Versorgungspotential führt weiterhin zu einem zusätzlich verbesserten PSRR.

Die beschriebenen Ausführungsformen zeichnen sich durch ge- ringe Streukapazitäten, geringen systematischen Offset und geringen Flächenbedarf aus.

In alternativen Ausführungsformen der Schaltung können die wenigen verwendeten Bipolar-Transistoren, welche alle hoch- voltfest sind, durch Hochvolt-CMOS-Transistoren ersetzt wer- den.