技术领域

本发明涉及半导体封装领域， 尤其涉及一种通用封装基板、 封装结构 和封装方法。 背景技术

焊球阵列 （Ball Grid Array, BGA) 封装技术是 20世纪 90年代以后发 展起来的一种先进的高性能面阵列封装技术， 其因 I/O端口数多、 节距大、 可靠性高、 引脚很短和共面性好等优点而在轻、 小、 高性能器件中应用迅 速增长， 并发展成为一门成熟的高密度封装技术。 其中， 图 1 示出了现有 的倒装 BGA封装示意图。

但是， 目前的 BGA封装处于芯片设计和封装设计相脱离的阶段 ， 这使 得基板设计会因芯片的不同而不同， 即独立开发的芯片需要配以单独设计 的封装基板， 因此， 无论是样片还是产品都需要前期封装的研发， 这不仅 花费了大量的费用而且还会因基板的设计和制 备而延长封装周期。 对于大 批量芯片封装而言， 前期封装设计费用可以分摊到产品成本中， 影响不大， 但对于小批量芯片封装而言， 由于其产品规模不大并且成本较高， 如果还 要进行新的封装设计的话会更进一步增加成本 。 因此， 迫切需要一种新的 封装设计来满足小批量芯片封装的要求。 发明内容

本发明针对现有小批量集成电路产品及其样品 验证中封装成本高、 时 间周期长的缺陷， 提供一种能够克服上述缺陷的通用封装基板、 封装结构 和封装方法。 本发明提供一种通用封装基板， 该通用封装基板包括第一基板和硅插 入层， 所述第一基板的上表面与所述硅插入层的下表 面之间形成有将所述 第一基板的上表面与所述硅插入层的下表面电 连接在一起的多个凸点， 所 述硅插入层的上表面上形成有多个打线焊盘， 所述多个打线焊盘分别通过 硅通孔与所述多个凸点电连接。

本发明还提供一种封装结构， 该封装结构包括如上所述的通用封装基 板和至少一个芯片， 所述至少一个芯片位于所述通用封装基板的所 述硅插 入层的上表面上， 并且所述至少一个芯片的焊盘分别通过打线的 方式电连 接到形成于所述硅插入层的上表面上的所述打 线焊盘。

本发明还提供一种采用上述的通用封装基板对 芯片进行的封装的方 法， 该方法包括：

将至少一个芯片粘贴到所述通用封装基板的所 述硅插入层的上表面 上；

通过打线的方式将所述至少一个芯片的焊盘电 连接到形成于所述硅插 入层的上表面上的所述打线焊盘；

将打线后的所述至少一个芯片进行塑封；

在所述第一基板的下表面上进行植球以实现所 述至少一个芯片的电信 号的引出。

由于在根据本发明的通用封装基板和封装结构 中， 位于硅插入层上表 面上的打线焊盘通过硅插入层中的硅通孔与位 于硅插入层下表面上的凸点 电连接， 而芯片的焊盘则通过打线的方式与硅插入层上 表面上的打线焊盘 电连接， 这样就能够通过硅插入层将不同的芯片设计整 合为同规格的倒装 芯片， 使得同一款根据本发明的通用封装基板能够适 用于不同种类和尺寸 的芯片的封装， 从而降低了封装成本和封装周期。 另外， 根据本发明的通 用封装基板和封装结构还能够增加基板凸点之 间的尺寸， 并放大凸点， 而 且其还能够通过打线的方式连接到芯片上的任 意焊盘， 使得连接方式更为 附图说明

图 1是现有技术中的 BGA封装结构的截面图；

图 2是根据本发明的通用封装基板的截面图；

图 3是根据本发明的封装结构的一种截面示意图� �

图 4是根据本发明的封装结构的另一截面示意图� �

图 5是根据本发明的封装结构的再一截面示意图� �

图 6是根据本发明的封装结构的又一截面示意图� �

图 7是采用本发明的通用封装基板对芯片进行封� �的流程图。 具体实施方式

下面结合附图来详细描述根据本发明的通用封 装基板、 封装结构和封 装方法。

如图 2所示， 根据本发明的通用封装基板 10包括第一基板 102和硅插 入层 103，所述第一基板 102的上表面与所述硅插入层 103的下表面之间形 成有将所述第一基板 102的上表面与所述硅插入层 103的下表面电连接在 一起的多个凸点 106， 所述硅插入层 103的上表面上形成有多个打线焊盘， 所述多个打线焊盘分别通过硅通孔 105与所述多个凸点 106电连接。

其中， 第一基板 102可以为有机基板、 硅基板或者陶瓷基板， 并且第 一基板 102 的结构、 层数、 内部互连结构等参数的设计可以类似于现有技 术中 BGA封装基板的设计， 因此此处不再赘述。

另外， 在硅插入层 103 的上表面上形成的打线焊盘可以由铝、 铜、 金 等各种材料形成， 其实现工艺为本领域技术人员所熟知， 此处不再赘述， 而且形成打线焊盘所采用的材料可以根据打线 所采用材料的不同而不同。

图 3示出了根据本发明的封装结构 1 的截面图， 其中， 该封装结构 1 包括至少一个芯片 20和根据本发明的通用封装基板 10。其中通用封装基板 10用于承载至少一个芯片 20， 并且至少一个芯片 20位于根据本发明的通 用封装基板 10的硅插入层 103的上表面上， 并且所述至少一个芯片 20的 焊盘分别通过打线的方式电连接到形成于所述 硅插入层 103 的上表面上的 所述打线焊盘。

应当说明的是， 图 3至图 6中的标号 101表示焊球， 其用于引出被封 装的芯片 20的电信号并实现最终的封装体与其他电子元� ��件之间的电气连 接。

在根据本发明的一个优选实施方式中， 芯片 20的焊盘通过打金线、 打 铜线和打铝线中的一种或多种方式连接到根据 本发明的通用封装基板 10的 相应打线焊盘上。

在根据本发明的再一优选实施方式中， 所述芯片 20的焊盘通过正向打 线和 /或反向打线的方式连接到根据本发明的通用� �装基板的相应打线焊盘 上。 其中图 3和图 4示出的正向打线方式， 图 5示出的是反向打线方式。 由于上述的正向打线、 反向打线工艺是本领域技术人员公知的， 所以此处 不再赘述。

图 3中所示的通用封装基板 10的结构与图 4中所示的通用封装基板 10 的结构相同， 区别在于图 3中的芯片 20的设计与图 2中的芯片 20的设计 不同， 但是图 3和图 4中的设计不同的芯片 20都能够通过打线的方式连接 到根据本发明的通用封装基板 10上， 而不需对根据本发明的通用封装基板 10的结构进行重新设计， 从而节省了封装成本并降低了制作时间。

在根据本发明的又一优选实施方式中， 还可以通过使用根据本发明的 通用封装基板 10来实现多芯片组件 （MCM) 封装， 如图 6所示。

图 7示出了采用根据本发明的通用封装基板 10进行封装的方法， 该方 法包括：

S71、将至少一个芯片 20粘贴到所述通用封装基板 20的所述硅插入层 103的上表面上。

其中， 所述至少一个芯片 20可以通过银浆或者其他粘结剂粘贴到硅插 入层 103的上表面上。

572、 通过打线的方式将所述至少一个芯片 20的焊盘电连接到形成于 所述硅插入层 103的上表面上的所述打线焊盘。

其中， 所述至少一个芯片 20的焊盘可以通过打金线、 打铜线和打铝线 中的一种或多种方式连接到所述通用封装基板 10的相应打线焊盘上， 并且 打线的方式可以是正向打线和 /或反向打线。

573、 将打线后的所述至少一个芯片 20进行塑封；

574、在所述第一基板 102的下表面上进行植球以实现所述至少一个芯 片 20的电信号的引出。

以上提到采用根据本发明的通用封装基板可以 实现 MCM封装， 其中 在实现 MCM封装时， 多个芯片可以层叠在一起， 也可以都粘贴到硅插入 层的上表面上 （即， 没有层叠情况出现）。

以上仅结合本发明的优选实施方式对本发明进 行了详细描述， 但是应 当理解， 在不背离本发明精神和范围的情况下， 可以对本发明进行各种变 形和修改。