複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール

Title:

複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール

Document Type and Number:

Japanese Patent JP2015519760

Kind Code:

A

Abstract:

本発明は、複数のパワートランジスタ（２１，３０）を上に搭載するための基板（１）を提供する。基板（１）は第１の金属被覆（３）を含み、第１の金属被覆（３）の上には、パワートランジスタ（２１，３０）がそれらのコレクタまたはエミッタで共通に搭載可能であり、第１の金属被覆（３）は基板（１）上の少なくとも１本のライン（５）において延在する。基板（１）はさらに第２の金属被覆（９）を含み、第２の金属被覆（９）は、パワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第１の金属被覆（３）の少なくとも１本のライン（５）に隣接する区域（１１）において延在する。基板（１）はさらに、パワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のための第３の金属被覆（１３）を含み、第３の金属被覆（１３）は、接着手段（１９）によって相互接続可能であるゲートコンタクト（１５）および少なくとも２つのゲート金属被覆区域（１６，１８）を含む。ゲート金属被覆区域（１６，１８）は、少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、少なくとも１つのゲート金属被覆区域は、基板（１）上において第２の金属被覆（９）によって囲まれたゲートアイランド（１６）として設けられる。第２の金属被覆（９）は、その上にそれらのコレクタまたはエミッタで複数のパワートランジスタ（２１，３０）が搭載されるよう適合され、パワートランジスタ（２１，３０）は、第１の金属被覆（３）上に搭載されたパワートランジスタ（２１，３０）と同じ配向を有する。基板（１）は第４の金属被覆（４２）を含み、第４の金属被覆（４２）は、第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のエミッタまたはコレクタのうち残りの一方への接続のために、第２の金属被覆（９）に隣接する区域（４４）において延在する。第５の金属被覆（４６）は、第２の金属被覆（９）上に搭載可能なパワートランジスタ（２１，３０）のゲートコンタクトパッド（２５）への接続のために設けられ、第５の金属被覆（４６）は、接着手段（１９）によって相互接続可能である少なくとも２つのゲート金属被覆区域（１６，１８）を含む。ゲート金属被覆区域（１６，１８）は少なくとも１本のライン（５）に対して平行に配置され、少なくとも１本のライン（５）の長手方向において間隔を空けて配置され、少なくとも１つのゲート金属被覆区域が、基板（１）上において第４の金属被覆（４２）によって囲まれたゲートアイランド（１６）として設けられる。

WO/2023/112682	SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
JP6191800	Film adhesive and a dicing die-bonding integral-type adhesion sheet
JP4742844	Manufacturing method of semiconductor devices

JPS63110742A	1988-05-16
JP2013243356A	2013-12-05
JP2001102521A	2001-04-13
JPH09172140A	1997-06-30

US20130147540A1	2013-06-13
DE19549011A1	1997-07-03
US20060267185A1	2006-11-30