メモリデバイス内の記憶のためのデータ平衡化

Japanese Patent JP2023524486

A

データ平衡化に関連する方法、システム、およびデバイスが説明される。データは、セグメントに分けられ得るビットの元のセットを使用して通信されてよい。ビットの元のセットの各々は、第１の値または第２の値を有してよく、ビットの元のセットの重みは、第１の値を有するビットのセットの量に基づいてよい。ビットの元のセットの重みがターゲット重み範囲の外側にある場合、ビットの異なる、符号されたセットは、データを表すために使用されることがあり、ビットの符号化されたセットは、ターゲット重み範囲内の重みを有する。ビットの符号化されたセットは、１つずつの累積様式でビットの元のセットの反転に基づいて識別されてよい。ビットの符号化されたセットは、ビットの元のセットの代わりに記憶されてよい。

Laurent Christoph Vincent Antoine
Martinelli Andrea
Sforgin Marco
Amart Paolo

JP2022566309A

June 12, 2023

April 14, 2021

Click for automatic bibliography generation  

Micron Technology, Ink.

G06F12/00; G11C7/10; G11C16/10

Hiroyoshi Aoki
Masayuki Amada
Yoshiyuki Ohsuga

Previous Patent: 電気装置、パネルおよび熱交換器

Next Patent: Systems and methods for liquid distribution and coverage control