Title:
電子デバイスを統合した多層回路ファブリック材（Ｆａｂｒｉｃ ｈａｖｉｎｇ ｍｕｌｔｉｐｌｅ ｌａｙｅｒｅｄ ｃｉｒｃｕｉｔ ｔｈｅｒｅｏｎ ｉｎｔｅｇｒａｔｉｎｇ ｗｉｔｈ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅｓ）
Document Type and Number:
Japanese Patent JP3218683
Kind Code:
U
Abstract:
【課題】電子デバイスを統合した多層回路ファブリックを提供する。【解決手段】ベース層１００と、ベース層上に形成された複数の導電回路層２１０、２２０と、導電材料から構成された複数個のビアホール３１０ａ、３２０ａと絶縁材料から構成された複数の絶縁域３１０ｂ、３２０ｂを有し、且つ上下隣り合う２層の導電回路層との間に位置し、複数個のビアホールを通して上下隣り合う２層の導電回路層に電気的接続をし、複数個の絶縁域がビアホールを除いた領域に分布した少なくとも一のコネクタ層３１０、３２０と、異方性導電接着剤により導電回路層の導電回路上に固定された一または一以上の電子デバイス４００と、及び、複数層の導電回路層のうちベース層と最も遠い層上に設置された防水層５００と、を含む。【選択図】図１
Inventors:
Zu-way butterfly
Shan-Pen Lei
Chain-chain chain
Guo-Min Seung
Shan-Pen Lei
Chain-chain chain
Guo-Min Seung
Application Number:
JP2018003226U
Publication Date:
November 01, 2018
Filing Date:
August 21, 2018
Export Citation:
Assignee:
National Taipei University of Technology
International Classes:
H05K3/46; A41D31/02; B32B5/00
Attorney, Agent or Firm:
▲吉▼川 俊雄
Kana Ichikawa
Kana Ichikawa