Title:
メモリセルドライバ上でプログラミング電圧ストレスを低減するためのシステムおよび方法
Document Type and Number:
Japanese Patent JP6487129
Kind Code:
B1
Abstract:
メモリアレイは、メモリセルの第１のサブアレイとメモリセルの第２のセットとを含む。メモリセルの第１および第２のサブアレイは、グローバルワード線のセットを共有する。メモリセルの第１および第２のサブアレイは、それぞれ、ビット線の第１および第２のセットに結合される。第１のサブアレイは、それぞれ、ローカルワード線の第１のセットを介して、ローカルワード線ドライバの第１のセットに結合されたメモリセルの行を含む。第２のサブアレイは、それぞれ、ローカルワード線の第２のセットを介してローカルワード線ドライバの第２のセットに結合されたメモリセルの行を含む。選択されたローカルワード線ドライバは、第３のアサートされた信号と、グローバルワード線を介する第２のアサートされた信号とを受け取ることに応答して、読み出しまたはプログラミングの目的で少なくとも１つのメモリセルにアクセスするために、第１のアサートされたローカルワード線信号を生成する。
More Like This:
| JPH07109701 | [Title of Invention] Cache Memory |
| JPH06332797 | SEMICONDUCTOR MEMORY DEVICE |
| WO/2012/168954 | APPARATUS AND METHODS TO PERFORM READ-WHILE WRITE (RWW) OPERATIONS |
Inventors:
Yoon, Sae Seung
Kota, Anil
Gluberg, Bjorn
Kota, Anil
Gluberg, Bjorn
Application Number:
JP2018545921A
Publication Date:
March 20, 2019
Filing Date:
February 13, 2017
Export Citation:
Assignee:
QUALCOMM INCORPORATED
International Classes:
G11C8/12; G11C17/18
Domestic Patent References:
| JP201177159A | ||||
| JP2010165428A | ||||
| JP11265592A | ||||
| JP798989A | ||||
| JP201165713A |
Attorney, Agent or Firm:
Kurata Masatoshi
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro
Previous Patent: 照明機器
Next Patent: MAIN SPINDLE DEVICE HAVING MAIN SPINDLE THROUGH WHICH COOLING LIQUID FLOWS
Next Patent: MAIN SPINDLE DEVICE HAVING MAIN SPINDLE THROUGH WHICH COOLING LIQUID FLOWS