Title:
回路基板及びその製造方法
Document Type and Number:
Japanese Patent JPWO2005099328
Kind Code:
A1
Abstract:
電気絶縁層間の密着性が高く、且つ層間電気抵抗の低い回路基板を提供するために、基体１上に形成された第１の導体層と、その上に形成された第１の電気絶縁層とを備えた回路基板において、第１の導体層は、０．１ｎｍ以上、１００ｎｍ未満の表面粗さＲａを有し、当該第１の導体層と第１の電気絶縁層との間には、チオール化合物を主材料とする第１のプライマー層が設けられている。これによって、第１の導体層と第１の電気絶縁層との間の密着性が良く、しかも、高周波信号にも対応できる回路基板が得られる。
Inventors:
Tadahiro Ohmi
Morimoto Meidai
Takeka Kato
Masashi Kawasaki
Yasuhiro Wakisaka
Morimoto Meidai
Takeka Kato
Masashi Kawasaki
Yasuhiro Wakisaka
Application Number:
JP2006511912A
Publication Date:
August 16, 2007
Filing Date:
February 24, 2005
Export Citation:
Assignee:
Tadahiro Ohmi
Zeon Corporation
Zeon Corporation
International Classes:
H05K3/38; H05K1/02; H05K1/03; H05K3/46
Domestic Patent References:
| JP2003053879A | 2003-02-26 | |||
| JP2001284821A | 2001-10-12 | |||
| JP2001160689A | 2001-06-12 | |||
| JP2000058373A | 2000-02-25 |
Attorney, Agent or Firm:
Kenho Ikeda
Shuichi Fukuda
Shuichi Fukuda
Previous Patent: DEFLECTING DEVICE AND SCANNING OPTICAL DEVICE FURNISHED WITH THE SAME
Next Patent: RETARDATION PLATE AND LIQUID CRYSTAL DISPLAY
Next Patent: RETARDATION PLATE AND LIQUID CRYSTAL DISPLAY