成膜方法及び基板処理システム - 東京エレクトロン株式会社

Title:

成膜方法及び基板処理システム

Document Type and Number:

Japanese Patent JP2024049290

Kind Code:

A

Abstract:

【課題】凹部にルテニウム膜を埋め込む前に酸化タングステン膜を効果的に除去する。【解決手段】上部、側壁部、底部で規定される凹部が形成された絶縁層と、前記凹部の底部から露出するタングステン層と、を有する基板を載置台に準備する工程と、前記凹部の少なくとも底部にＴｉＣｌ４ガスを供給し、前記底部で前記タングステン層が酸化した酸化タングステン膜を除去する工程と、前記酸化タングステン膜を除去した後、前記凹部にルテニウム膜を埋め込む工程と、を有する成膜方法が提供される。【選択図】図３

More Like This:

JP6794977	Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer
WO/2004/092256	OBJECT WITH A STRATIFIED COMPOSITE MATERIAL
WO/1993/025725	PROCESS FOR DEPOSITING SMOOTH POLYCRYSTALLINE LAYERS

Inventors:

Kazunari Takeyasu
Tadahiro Ishizaka

Application Number:

JP2023035971A

Publication Date:

April 09, 2024

Filing Date:

March 08, 2023

Export Citation:

Click for automatic bibliography generation Help

Assignee:

東京エレクトロン株式会社

International Classes:

C23C16/02; C23C16/04; H01L21/3205; H01L21/768

Attorney, Agent or Firm:

Tadashige Ito
Tadahiko Ito

Previous Patent: Electrophotographic photoreceptors, process cartridges, and image forming devices

Next Patent: wiring equipment