Title:
メモリスタベースの回路および方法
Document Type and Number:
Japanese Patent JP2022528800
Kind Code:
A
Abstract:
【課題】メモリスタベースの回路および方法を提供する。【解決手段】電圧発生器は、一連の電圧パルスをメモリスタに印加して、メモリスタの抵抗を漸進的に変化させるように構成された、メモリスタベースの回路が説明される。コンパレータは、入力電気値を受信し、メモリスタの抵抗に基づいた電気値を受信し、受信した値を比較し、および、比較に基づいて、定義された条件が満たされるまで、電圧発生器によるメモリスタへの電圧パルスの印加を可能にするように構成される。この回路は、不揮発性メモリとして使用するためなど、メモリスタが所望される抵抗値にプログラミングされることを可能にするために使用され得る。また、あるメモリスタの抵抗が別のメモリスタに複製されることも可能にする。印加される電圧パルスの数を計数することによって、回路はエンコーダまたはアナログ－デジタルコンバータとして使用され得る。回路の他の変形は、デコーダまたはデジタル－アナログコンバータ、および認証回路の構築を可能にする。【選択図】図２
More Like This:
Inventors:
Jabir, Abu Saleh
Kandelwol, Saurabh
Yang, Xiaohan
Kandelwol, Saurabh
Yang, Xiaohan
Application Number:
JP2021560944A
Publication Date:
June 15, 2022
Filing Date:
April 15, 2020
Export Citation:
Assignee:
Oxford Brookes University
International Classes:
G11C13/00; H04L9/10
Attorney, Agent or Firm:
Yoshiyuki Inaba
Toshifumi Onuki
Akihiko Eguchi
Kazuhiko Naito
Toshifumi Onuki
Akihiko Eguchi
Kazuhiko Naito