Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
ニューラルネットワークアーキテクチャを探索する方法及び装置
Document Type and Number:
Japanese Patent JP2022540584
Kind Code:
A
Abstract:
本発明は、ニューラルネットワークアーキテクチャ探索方法及び装置を提供する。かかる方法は、バックボーンネットワーク及び特徴ネットワークの第一、第二探索空間を構築し;第一、第二制御器により第一、第二探索空間内でバックボーンネットワークモデル及び特徴ネットワークモデルをサンプリングし;両モデルのエントロピー及び確率の加算を行って第一制御器と第二制御器を組み合わせることで、ジョイント制御器を取得し;ジョイント制御器によりジョイントモデルを取得し;ジョイントモデルを評価し、評価結果に基づいてジョイントモデルのパラメータを更新し;更新後のジョイントモデルの検証精度を決定し、検証精度に基づいてジョイント制御器を更新し;及び、上述のステップを繰り返して実行し、所定検証精度に達したジョイントモデルを探索されたニューラルネットワークアーキテクチャとする。

Inventors:
Jean Hoigan
Thou Yuan
Shun Son
Application Number:
JP2022500783A
Publication Date:
September 16, 2022
Filing Date:
July 15, 2019
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
富士通株式会社
International Classes:
G06N3/04; G06T7/00; G06V10/82
Domestic Patent References:
JP2012243256A2012-12-10
Foreign References:
WO2019018375A12019-01-24
Other References:
GOLNAZ GHIASI ET AL.: ""NAS-FPN: Learning Scalable Feature Pyramid Architecture for Object Detection"", ARXIV.ORG [ONLINE], vol. arXiv:1904.07392v1, JPN6023005209, April 2019 (2019-04-01), ISSN: 0004989884
BARRET ZOPH ET AL.: ""Learning Transferable Architectures for Scalable Image Recognition"", ARXIV.ORG [ONLINE], vol. arXiv:1707.07012v4, JPN6023005207, April 2018 (2018-04-01), ISSN: 0004989885
BICHEN WU ET AL.: ""FBNet: Hardware-Aware Efficient ConvNet Design via Differentiable Neural Architecture Search"", ARXIV.ORG [ONLINE], vol. arXiv:1812.03443v3, JPN6023005206, May 2019 (2019-05-01), ISSN: 0004989886
Attorney, Agent or Firm:
Tadashige Ito
Tadahiko Ito