インメモリ計算のためのスケーラブルなアレイアーキテクチャ

Title:

インメモリ計算のためのスケーラブルなアレイアーキテクチャ

Document Type and Number:

Japanese Patent JP2023513129

Kind Code:

A

Abstract:

様々な実施形態は、構成可能なオンチップネットワークによって相互接続されて、ＩＭＣコアにマッピングされるアプリケーションのスケーラブルな実行及びデータフローをサポートする構成可能なＩＭＣコアのアレイを介して、プログラム可能な又は事前にプログラムされたインメモリ計算（ＩＭＣ）演算を提供するためのシステム、方法、アーキテクチャ、機構、及び装置を含む。【選択図】図１Ａ

More Like This:

WO/2005/008269	EFFICIENT MAPPING OF RECONSTRUCTION ALGORITHMS FOR MAGNETIC RESONANCE IMAGING ONTO A RECONFIGURABLE RECONSTRUCTION SYSTEM
WO/2014/016188	CONTROL DEVICE FOR THE ENERGY-EFFICIENT OPERATION OF A PROCESS SYSTEM AND/OR PRODUCTION SYSTEM
JP2610817	[Title of Invention] Address Generator

Inventors:

Jia, Hong Young
Ozati, Murat
Barabi, Hossein
Burma, Naveen

Application Number:

JP2022547218A

Publication Date:

March 30, 2023

Filing Date:

February 05, 2021

Export Citation:

Click for automatic bibliography generation Help

Assignee:

The Trustees of Princeton University

International Classes:

G06F15/80; G06F12/00; G06F17/16; G06G7/184; G06G7/60; G06N3/063; G11C11/412; G11C11/54

Attorney, Agent or Firm:

Patent Attorney Corporation Hiroe Associates Patent Office

Previous Patent: Compositions that reduce penetration of templates into nanopores

Next Patent: Isolating radio frequency (RF) signals from the process chamber input signal conductors