Title:
ライン端部における自己整合型トップ・ビア形成
Document Type and Number:
Japanese Patent JP2022549214
Kind Code:
A
Abstract:
半導体デバイスを製造するための方法は、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることと、リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することと、第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型ビアを形成することとを含む。
More Like This:
| JP2008159645 | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
| JP6865128 | Plasma processing equipment |
| JPS5826013 | ETCHING METHOD FOR SILICON NITRIDE FILM |
Inventors:
Arnold, John
Datta, Asim
Metzeler, Dominique
De Silva, Ekmini, Anuja
Datta, Asim
Metzeler, Dominique
De Silva, Ekmini, Anuja
Application Number:
JP2022517855A
Publication Date:
November 24, 2022
Filing Date:
August 19, 2020
Export Citation:
Assignee:
INTERNATIONAL BUSINESS MACHINES CORPORATION
International Classes:
H01L21/3065; G03F7/20; H01L21/02
Attorney, Agent or Firm:
Tadashi Taneichi