Title:
半導体集積回路装置
Document Type and Number:
Japanese Patent JPWO2017145906
Kind Code:
A1
Abstract:
ナノワイヤＦＥＴ（Ｐ１１，Ｐ１２，Ｎ１１，Ｎ１２）を備えたスタンダードセル（１）において、ナノワイヤ（１１，１２，１３，１４）と接続されたパッド（２１，２２，２３，２４，２５，２６）が、ナノワイヤ（１１，…）が延びるＸ方向において、所定のピッチ（Ｐｐ）で配置されている。スタンダードセル（１）のセル幅（Ｗcell）はピッチ（Ｐｐ）の整数倍である。スタンダードセル（１）を配置して半導体集積回路装置のレイアウトを構成した場合、パッド（２１，…）が、Ｘ方向において規則正しく配置される。
Inventors:
Hiroyuki Shinbo
Application Number:
JP2018501622A
Publication Date:
December 27, 2018
Filing Date:
February 16, 2017
Export Citation:
Assignee:
Socionext Inc.
International Classes:
H01L21/82; H01L21/822; H01L21/8238; H01L27/04; H01L27/092
Domestic Patent References:
| JP2015019067A | 2015-01-29 | |||
| JP2006005103A | 2006-01-05 | |||
| JP2014502045A | 2014-01-23 | |||
| JP2013528931A | 2013-07-11 | |||
| JP2006080519A | 2006-03-23 | |||
| JP2007043049A | 2007-02-15 | |||
| JP2003218206A | 2003-07-31 |
Foreign References:
| US20110133165A1 | 2011-06-09 | |||
| WO2009150999A1 | 2009-12-17 | |||
| US8841189B1 | 2014-09-23 | |||
| US20140091279A1 | 2014-04-03 |
Attorney, Agent or Firm:
Maeda patent office