Title:
半導体記憶装置
Document Type and Number:
Japanese Patent JP7209068
Kind Code:
B1
Abstract:
【課題】 学習処理の能力や効率を向上させることができる半導体記憶装置を提供する。【解決手段】 本発明に係る半導体記憶装置１００は、ＮＯＲ型のメモリセルアレイが形成されたメモリセルアレイ１１０と、複数の行、複数の列、各行と各列との交差部に可変抵抗素子が形成されたクロスバーアレイ２００と、メモリセルアレイ１１０とクロスバーアレイ２００との間に配置され、選択信号ＳＥＬに基づきメモリセルアレイの選択されたビット線をクロスバーアレイ２００に接続するエントリーゲート１７０と、列選択／信号処理部２１０とを含む。列選択／信号処理部２１０は、メモリセルアレイ１１０から読み出されたデータをクロスバーアレイの選択された列に書込み列書込み部３２０と、クロスバーアレイ２００の選択された列のデータを読み出す列読出し部３３０と、少なくとも列読出し部３３０で読み出されたデータをメモリセルアレイ１１０に書込むＮＯＲ書込み部３５０とを含む。【選択図】 図３
Inventors:
Yano Masaru
Application Number:
JP2021170668A
Publication Date:
January 19, 2023
Filing Date:
October 19, 2021
Export Citation:
Assignee:
Winbond Electronics Corporation
International Classes:
G06F12/00; G06G7/60; G06N3/063; G11C11/00; G11C11/54; G11C13/00; G11C16/04
Domestic Patent References:
| JP2019033327A | ||||
| JP6818116B1 |
Foreign References:
| WO2020229468A1 | ||||
| US20190369873 |
Attorney, Agent or Firm:
Kyozo Katayose