技术领域

本发明属于电子技术领域， 涉及集成电路设计技术， 尤其涉及一种应用于 电荷泵锁相环的电荷泵电路。

背景技术

锁相环（ PPL , Phase Locked Loop )是模拟及数模混合集成电路中的一个 重要模块， 在无线通讯、 频率合成、 时钟恢复等方面有非常广泛的应用。 在各 种锁相环结构中， 电荷泵锁相环（CPPLL, Charge Pump Phase-Locked Loop ) 因其稳定性高、捕捉范围大、鉴频鉴相器釆用 数字电路等优点被广泛应用于芯 片设计中。

锁相环是把输入信号和输出信号相位相比较的 反馈系统。

图 1所示为典型的电荷泵锁相环系统结构图，包� �鉴频鉴相器（PFD ) 100、 电荷泵（CP ) 200、 环路滤波器（LF ) 300、 压控振荡器（ VCO ) 400、 分频器 ( MMD ) 500等模块。

CP 200在其中起着非常重要的作用， 它将 PFD 100输出的数字控制信号， 包括充电控制信号 UP、放电控制信号 DOWN转化成模拟信号，进而控制 VCO 400的输出频率， 实现锁相功能。

此处的模拟信号主要由两个要求： 1、 紋波小； 2、 线性度好。 这就要求 CP 200要满足两个条件： 1、 充电电流和放电电流相等； 2、 在一定范围内充 电电流和放电电流保持恒定。 在实际应用中， CP 200由于受到 MOS管沟道长 度调制效应、 电荷共享、 电荷注入等非理想因素的限制， 存在着严重的电流失 配， 这是影响环路性能的主要因素。

现有的第一种电荷泵电路如图 2所示， 包括 PMOS电流镜 MP1和 MP3 , NMOS电流镜 MN2和 MN4, PMOS开关管 MP4, NMOS开关管 MN3 , 偏置 电路 NMOS开关管 MN5 , 鉴频鉴相器的输出控制信号 UP、 DOWN以及电荷 泵电容 C。 _p , 主体电路可分为第一支路 11、 第二支路 22。

偏置电路为后级电路提供偏置电压和电流， II为第一支路 11中 PMOS管 MP2上面的电流， 12为第一支路 11 中 NMOS管 MN1上面的电流， Ii/I ₂ 按照 一定比例镜像参考电流 l _ref 。 鉴频鉴相器的输出控制信号 UP控制 MP4的导通 与关断，鉴频鉴相器的输出控制信号 DOWN控制 MN3的导通与关断，当 UP、 DOWN为低电平时： MP4导通、 MN3 关断， l。 _h 为第二支路 22 中 PMOS管 MP4上面的电流， l _dls 为第二支路 22中 NMOS管 MN3上面的电流， 镜像 对电容 C。 _p 充电， 当 UP、 DOWN为高电平时： MP4关断、 MN3导通， I _dls 镜像 1 ₂ 对电容 C _cp 放电， 当 MP4、 MN3同时关断时， 电容 C _cp 不进行放电或者充电， v _ep 维持不变。

该电路的缺点在于： 1、 电流镜电流失配问题： 由于沟道调制效应， PMOS 电流镜中 MP3管和 NMOS电流镜中 MN4管的 V _ds 不相等， 例如 V _ep (图 2中 所示 Y点电位）为高时， MP4、 MN3的漏极电压为高， 则 <l _dls , 那么在复位 脉冲期间， MP4、 MN3都会开启，此时电容 C _£p 就会释放电荷， ν _ερ 会跟着降低， 不会维持不变， 这会对下级电路造成影响。 2、 电荷共享问题： PMOS 电流镜 中 MP3管和 NMOS电流镜中 MN4管分别靠近电源和地， 漏极存在一定的电 容， 艮设开关管 MP4、 MP3都断开，那么 MP3管使节点 Y充电到 VDC, MN4 管使节点 X放电到零电位。 在下一个相位比较瞬间， 若开关管 MP4、 MP3都 开启， 节点 X的电位上升， 节点 Y的电位下降， 如果忽略开关管 MP4、 MP3 上的电压降， 则 V _x =V _Y =V _Cep , 即使 C _X =C _Y , v _x 的变化量也不一定等于 V _Y 的变化 量， 这两者之差由 c _ep 提供， 从而导致 c _ep 上电压的跳动。

由图 3可以明显的看出： 和 ½ ₈ 不相等。 由于鉴频鉴相器内部环路的延 迟， 鉴频鉴相器的输出信号 UP、 DOWN会有很窄的复位脉冲， 虽然复位脉冲 可以起到消除死区的作用， 但是会使得 PMOS开关管、 NMOS开关管同时导 通， 如果这时的充电电流和放电电流不相等， 电荷泵电容 C _ep 上的净电流不为 零，使得 C _ep 上面的电位在每个周期都有固定的变化， 锁相环路为了保持锁定， 就会在输入、 输出之间产生相位误差。

现有的第二种电荷泵电路如图 4所示， 包括 PMOS电流镜 MP2和 MP4 , NMOS电流镜 MN3和 MN5, PMOS开关管 MP3 , NMOS开关管 MN5, 偏置 电路 MN1、 MN2, 鉴频鉴相器的输出控制信号 UP、 DOWN以及电荷泵电容 C _cp , 主题电路可分为第三支路 33、 第四支路 44。 该电路可以看作第一种电荷 泵电路的改进， 第一： 增添了跨导运算放大器， 通过反馈作用使得 X、 Y两点 电位相等， 从而实现了充、 放电电流相等； 第二： 交换了开关管和电流镜的位 置， 那样就解决了电荷共享问题， 但是从图 5的波形图可以看出， 该电荷泵电 路虽然 =I _dls , 但是 、 I _dls 会随着输出电压的变化而变化， 因此并没有实现充、 放电电流的恒定。

发明内容

本发明的目的是提供一种用于电荷泵锁相环的 电荷泵电路，可以解决上述 电荷泵电路存在的充电电流、 放电电流不恒定问题。

本发明实施例提供一种用于电荷泵锁相环的电 荷泵电路， 包括： 充放电单 元、 第一互补电路单元、 第一运放单元 （A1 ) 、 反相器单元、 第二互补电路 单元、 电流镜单元和第二运放单元（A2 ) ；

所述充放电单元的输出端与所述第一运放单元 （A1 ) 的负输入端连接； 所述第一互补电路单元的输出端与所述第一运 放单元（A1 ) 的正输入端 连接， 所述第一运放单元（A1 ) 的输出端分别与所述充放电单元第一输入端 和所述第一互补电路单元的第一输入端相连；

所述反相器单元的输入端与所述第一互补电路 单元的输出端相连，所述反 相器单元的输出端与所述第二运放单元（A2 ) 的负输入端连接；

所述第二互补电路单元的输出端与所述第二运 放单元（A2 ) 的正输入端 连接，所述第二运放单元的输出端分别与所述 电流镜单元输入端和所述第二互 补电路单元的输入端相连；

所述电流镜单元输出端分别与所述充放电单元 第二输入端和所述第一互 补电路单元的第二输入端相连。

优选地， 所述充放电单元具体包括： PMOS管 M0和 M2, NMOS管 M4 和 M6;

其中， PMOS管 M0源极接电源电压 VDC, PMOS管 M0的漏极接 PMOS 管 M2的源极， PMOS管 M2的漏极和 NMOS管 M4的漏极相连作为充放电单 元的输出端； 所述充放电单元的输出端与第一运放单元（Al )的负输入端相连， NMOS 管 M4的源极接 NMOS管 M6的漏极， NMOS管 M6的源极接地 GND, PMOS 管 M2的栅极作为充放电单元的第一输入端；

所述充放电单元的第一输入端接第一运放单元 （A1 ) 的输出端， NMOS 管 M4的栅极作为充放电单元的第二输入端与电流� ��单元输出端相连， PMOS 管 M0 的栅极和 NMOS管 M6 的栅极分别接鉴频鉴相器的输出信号 UP和 DOWN„

优选地， 所述第一互补电路单元具体包括： PMOS管 Ml和 M3 , NMOS 管 M5和 M7;

其中， PMOS管 Ml源极接电源电压 VDC, PMOS管 Ml的漏极接 PMOS 管 M3的源极， PMOS管 M3的漏极和 NMOS管 M5的漏极相连作为第一互补 电路单元的输出端；

所述第一互补电路单元的输出端与第一运放单 元（A1 )的正输入端相连， NMOS管 M5的源极接 NMOS管 M7的漏极 , NMOS管 M7的源极接地 GND, PMOS管 M3的栅极作为第一互补电路单元的第一输入端� ��

所述第一互补电路单元的第一输入端接第一运 放单元（A1 ) 的输出端， NMOS管 M5的栅极作为第一互补电路单元的第二输入端� ��

所述第一互补电路单元的第二输入端与电流镜 单元输出端相连， PMOS管 Ml的栅极接地 GND, NMOS管 M7的栅极接电源电压 VDC。

优选地， 所述反相器单元具体包括： PMOS管 M8和 NMOS管 M9;

其中， PMOS管 M8为栅漏短接的二极管连接方式， PMOS管 M8的源极 接电源电压 VDC, PMOS管 M8的漏极与 NMOS管 M9的漏极相连作为反相 器单元的输出端；

所述反相器单元的输出端与第二运放单元（ A2 )的负输入端相连接 , NMOS 管 M9的栅极作为反相器单元的输入端，所述反相� ��单元的输入端接第一互补 电路单元的输出端， NMOS管 M9的源极接地 GND。

优选地， 所述电流镜单元具体包括 PMOS管 Ml 0、 M12和 M14, NMOS 管 M15和 M17;

其中， PMOS管 M10源极接电源电压 VDC, PMOS管 M10的漏极接 PMOS 管 M12的源极， PMOS管 M12的栅极作为电流镜单元的输入端；

所述电流镜单元的输入端接第二运放单元（ A2 )的输出端， PMOS管 M12 的漏极接 PMOS管 Ml 4的源极， PMOS管 Ml 4和 NMOS管 Ml 5都是栅漏短 接的二极管连接方式， PMOS管 M14的漏极与 NMOS管 M15的漏极相连作 为电流镜单元的输出端；

所述电流镜单元的输出端分别与所述充放电单 元第二输入端和所述第一 互补电路单元的第二输入端相连， NMOS管 M15的源极与 NMOS管 M17的 漏极相连， NMOS管 Ml 7的栅极接电源电压 VDC, NMOS管 Ml 7的源极接 地 GND。

优选地， 所述第二互补电路单元具体包括 PMOS管 Mi l和 M13 , NMOS 管 M16和 M18;

其中， PMOS管 Ml 1源极接电源电压 VDC , PMOS管 Ml 1的漏极接 PMOS 管 Ml 3的源极， PMOS管 Ml 3的漏极和 NMOS管 Ml 6的漏极相连作为第二 互补电路单元的输出端；

所述第二互补电路单元的输出端与第二运放单 元（A2 ) 的正输入端相连 接， NMOS管 Ml 6的源极接 NMOS管 Ml 8的漏极， NMOS管 Ml 8的源极接 地 GND, PMOS管 M13的栅极作为第二互补电路单元的输入端；

所述第二互补电路单元的输入端接第二运放单 元（A2 )的输出端， NMOS 管 M16的栅极接外部偏置 BIAS, PMOS管 Mi l的栅极接地 GND, NMOS管 Ml 8的栅极接电源电压 VDC。

与现有技术相比， 本发明具有以下优点：

相比第一种电荷泵电路， 本发明解决了充、放电电流匹配问题和电荷共 享 问题。相比第二种电荷泵电路， 本发明的电荷泵电路釆用两个互补电路单元和 容的充、 放电电流能够恒流， 从而解决了充、 放电电流变化的问题， 使得电荷 泵电容电压线性变化， 可更精确的控制对电容的充、放电。 本发明的电荷泵电 路结构简单，易于集成，且充放电电流源匹配 精度高，适合于低压低功耗应用。 附图说明

为了更清楚地说明本发明实施例或现有技术中 的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单 地介绍，显而易见地， 下面描述 中的附图仅仅是本发明的一些实施例，对于本 领域普通技术人员来讲， 在不付 出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图 1为电荷泵锁相环系统结构示意图；

图 2为现有技术中的第一种电荷泵电路结构示意� �；

图 3为现有技术中的第一种电荷泵电路结构输出� �压、 电流波形示意图； 图 4为现有技术中的第二种电荷泵电路结构示意� �；

图 5为现有技术中的第二种电荷泵电路结构输出� �压、 电流波形示意图；

图 8为本发明的电荷泵电路输出电压、 电流波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明 实施例中的技术方案进行清 楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是 全部的实施例。基于本发明中的实施例， 本领域普通技术人员在没有做出创造 性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加 明显易懂， 下面结合附图对 本发明的具体实施方式做详细的说明。

实施例一：

参见图 6, 该图为本发明提供的一种用于电荷泵锁相环的 电荷泵电路实施 例一示意图。

本实施例提供的用于电荷泵锁相环的电荷泵电 路， 包括充放电单元 601、 第一互补电路单元 602、第一运放单元 Al、反相器单元 603、 电流镜单元 604、 第二互补电路单元 605和第二运放单元 A2。

所述充放电单元 601的输出端与所述第一运放单元 A1的负输入端连接， 所述第一互补电路单元 602 的输出端与所述第一运放单元 A1 的正输入端连 接。 所述第一互补电路单元 602的第一输入端相连。 所述反相器单元 603 的输入端与所述第一互补电路单元 602的输出端相 连， 所述反相器单元 603的输出端与所述第二运放单元 A2的负输入端连接， 所述第二互补电路单元 605 的输出端与所述第二运放单元 A2 的正输入端连 接。

所述第二运放单元 A2的输出端分别与所述电流镜单元 604输入端和所述 第二互补电路单元 605的输入端相连，所述电流镜单元 604输出端分别与所述 充放电单元 601第二输入端和所述第一互补电路单元 602的第二输入端相连。

从以上连接关系可以得出，充放电单元 601和第一互补电路单元 602通过 第一运放单元 A1的反馈作用 ,实现充电电流和放电电流相等；充放电单元 601、 反相器单元 603和第二互补电路单元 605通过第二运放单元 A2的反馈作用， 使充电电 和放电电 恒定。 实施例二：

下面结合图 7

一种具体实现方式。

参见图 7, 该图

电路图。

下面对图 6对应的实施例中所提到的几个子电路单元分� �进行阐述。

所述充放电单元 601具体包括 PMOS管 M0和 M2, NMOS管 M4和 M6。 其中， PMOS管 M0的源极接电源电压 VD PMOS管 M0的漏极接 PMOS 管 M2的源极， PMOS管 M2的漏极和 NMOS管 M4的漏极相连作为充放电单 元 601的输出端， 该充放电单元 601的输出端与第一运放单元 A1的负输入端 相连。

NMOS管 M4的源极接 NMOS管 M6的漏极， NMOS管 M6的源极接地 GND , PMOS管 M2的栅极作为充放电单元 601的第一输入端 , 该充放电单元 601的第一输入端连接第一运放单元 A1的输出端。

NMOS管 M4的栅极作为充放电单元 601 的第二输入端， 该充放电单元 601的第二输入端与电流镜单元 604的输出端相连。

PMOS管 M0的栅极和 NMOS管 M6的栅极分别接鉴频鉴相器的输出信 号 UP和 DOWN。

所述第一互补电路单元 602具体包括 PMOS管 Ml和 M3 , NMOS管 M5 和 M7。

其中， PMOS管 Ml的源极接电源电压 VD PMOS管 Ml的漏极接 PMOS 管 M3的源极， PMOS管 M3的漏极和 NMOS管 M5的漏极相连作为第一互补 电路单元 602的输出端， 第一互补电路单元 602的输出端与第一运放单元 A1 的向输入端相连。

NMOS管 M5的源极接 NMOS管 M7的漏极， NMOS管 M7的源极接地 GND, PMOS管 M3的栅极作为第一互补电路单元 602的第一输入端接第一 运放单元 A1的输出端。 NMOS管 M5的栅极作为第一互补电路单元 602的第 二输入端与电流镜单元 604输出端相连， PMOS管 Ml的栅极接地 GND , NMOS 管 M7的栅极接电源电压 VDC。

所述反相器单元 603具体包括 PMOS管 M8和 NMOS管 M9。

其中， PMOS管 M8为栅漏短接的二极管连接方式， PMOS管 M8的源极 接电源电压 VDC , PMOS管 M8的漏极与 NMOS管 M9的漏极相连作为反相 器单元 603的输出端与第二运放单元 A2的负输入端相连接， NMOS管 M9的 栅极作为反相器单元 603的输入端接第一互补电路单元 602的输出端， NMOS 管 M9的源极接地 GND。

所述电流镜单元 604具体包括 PMOS管 M10、 M12和 M14, NMOS管 M15和 M17。

其中 , PMOS管 M10源极接电源电压 VDC, PMOS管 M10的漏极接 PMOS 管 Ml 2的源极， PMOS管 Ml 2的栅极作为电流镜单元 604的输入端， 电流镜 单元 604的输入端接第二运放单元 A2的输出端。

PMOS管 M12的漏极接 PMOS管 M14的源极， PMOS管 M14和 NMOS 管 M15都是栅漏短接的二极管连接方式， PMOS管 M14的漏极与 NMOS管 Ml 5的漏极相连作为电流镜单元 604的输出端， 电流镜单元 604的输出端分 别与所述充放电单元 601第二输入端和所述第一互补电路单元 602的第二输入 端相连， NMOS管 Ml 5的源极与 NMOS管 Ml 7的漏极相连， NMOS管 Ml 7 的栅极接电源电压 VDC , NMOS管 Ml 7的源极接地 GND。 所述第二互补电路单元 605具体包括 PMOS管 Mi l和 M13 , NMOS管 M16和 M18。

其中， PMOS管 Ml 1源极接电源电压 VDC , PMOS管 Ml 1的漏极接 PMOS 管 Ml 3的源极， PMOS管 Ml 3的漏极和 NMOS管 Ml 6的漏极相连作为第二 互补电路单元 605的输出端，第二互补电路单元 605的输出端与第二运放单元 A2的正输入端相连接。

NMOS管 Ml 6的源极接 NMOS管 Ml 8的漏极， NMOS管 Ml 8的源极接 地 GND, PMOS管 M13的栅极作为第二互补电路单元 605的输入端， 第二互 补电路单元 605的输入端接第二运放单元 A2的输出端， NMOS管 M16的栅 极接外部偏置 BIAS, PMOS管 Mi l的栅极接地 GND, NMOS管 M18的栅极 接电源电压 VDC。

本领域的技术人员应该意识到， 上述的 5个模块只是本发明的示例， 在具 体应用到本发明所提出的电荷泵电路时， 可以分开使用， 即可以只使用其中的 一个或者几个子单元， 均不影响本发明的实现。

在此以图 7所示的实施例来说明本发明电路的工作原理� �工作过程。 首先说明本发明的电荷泵电路解决电荷共享问 题，图 7中改变了电流镜和 开关管的位置， 电流镜漏极的电容和电荷泵电路电容 C。 _p 在同一节点， 这样两 个电流镜漏极电容的电压变化量相等， 也就避免了电荷共享问题。

图 7中本发明电路中添加了运放， 随着输出电压 Vcp— out的升高， 由于存 在沟道长度调制效应， 会降低。 第一运放单元 A1的负输入端电压升高， 其 输出端电压降低导致 M3管的栅极电压降低， 此时第一运放单元 A1的正输入 端还未来得及变化， 由于 M3管的栅极电压降低， 而 M3管的漏源电压不变， 则电流 L升高， 此时电流 1 ₂ 也会跟着升高， M5的栅源电压不变， 则 M5漏极 电压会升高， 最终使得第一运放单元 A1 的正负输入端电压相等， 即在保证 M2管、 M3管、 M4管、 M5管工作在饱和区的范围内， 使 OUT节点和 X节 点处电位相等。 当鉴频鉴相器输出信号 UP为低， DOWN为高时， 开关管 M0 和 M6导通， M2管的栅极与 M3管的栅极有相同的偏置， 漏极由第一运放单 元 A1钳位， 所以有 I lfl^ 同样的， M4管的栅极与 M5管的栅极有相同的 偏置， 且漏极电位相同， 所以 I _dls =I ₂ , 这样就实现了 =I _dls 。 最后说明的是本发明实现充、放电电流恒定的 原理，对比图 5和图 8中的 波形图可以很明显的看出： 现有第二种电荷泵电路 =I _dls 但是 、 ½ ₈ 会随输出 电压变化而变化， 本发明所述的改进电荷泵电路实现了 I _eh =I _dls , 且保持恒定。 根据等式 V _ep =Q/C=IAt/C可知： V _ep 正比于充 /放电电流， 如果充、 放电电流恒定 就可更精确地控制 C。 _p 上的电压 V _cp 。

对比图 4中现有的电荷泵电路， 该电路将一个运放单元 OTA用到电流镜 支路 1和支路 2之间， 使得 X、 Y点电位相同， 镜像 Iref, 若 X 点电位恒定， 那么 L就是恒定的， 但实际情况是电容 C _ep 上的电压（即 Y点电 位）会变化、 导致 X点电位随 Y点电位变化， 支路 1上电流镜管的源漏电压 变化， 使得 1 1 ₂ 变化， 那么 i _ch 、 i _dls 就会变化。

图 7 中本发明所述的电荷泵电路， 加入反相器单元 603和第二运放单元 A2 , 通过负反馈使图中使 1 1 ₂ 保持恒定， 从而实现^、 1 不变化。 具体过程如 下： 当输出电压 Vcp— out升高， 通过第一运放单元 A1的钳位使得 X点电位也 升高， 即 M5漏源电压上升， 由于沟道长度调制效应， 1 ₂ 会增加， X点电位经 过 M8、 M9构成的反相器单元， 输出 Y点的电位会下降， Y点为第二运放单 元 A2的负输入端， 使得电流镜单元中 M12管的栅极电压升高， M12管栅源 电压下降，所以通过 M12管的电流会下降， 即电流镜单元支路电流下降， M15 管为二极管连接方式， 故 M15管的栅极电压会跟随下降， 即 M5管的栅极电 压下降，使得 1 ₂ 电流减小，故可以维持 1 ₂ 电流恒定，由于 所以 I _eh =I _dls 保持恒定。

综上可以看出， 相比第一种电荷泵电路， 本发明解决了充、放电电流匹配 问题和电荷共享问题。相比第二种电荷泵电路 ， 本发明的电荷泵电路釆用两个 互补电路单元和两个运放单元，两个互补电路 单元对充放电单元进行正反两种 补偿， 这样对电容的充、 放电电流就是恒流， 从而解决了充、 放电电流变化的 问题， 使得电荷泵电容电压线性变化， 可更精确的控制对电容的充、 放电。 本 发明的电荷泵电路结构简单， 易于集成， 且充放电电流源匹配精度高， 适合于 低压低功耗应用。

以上所述，仅是本发明的较佳实施例而已， 并非对本发明作任何形式上的 限制。 虽然本发明已以较佳实施例揭露如上， 然而并非用以限定本发明。 任何 熟悉本领域的技术人员， 在不脱离本发明技术方案范围情况下， 都可利用上述 揭示的方法和技术内容对本发明技术方案做出 许多可能的变动和修饰 ,或修改 为等同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本 发明的技术实质对以上实施例所做的任何简单 修改、等同变化及修饰， 均仍属 于本发明技术方案保护的范围内。